|
随着个人电脑和通信设备的普及，特别是手机等移动通信需求的快速增长，本世纪硅（矽）半导体集成电路投入大规模批量生产，产能的提高和良品率（合格率）的提高成为企业持续获利的源泉。随着芯片集成度越来越高，尽管特征尺寸不断缩小，每个芯片的尺寸还是在增大。小直径的晶圆（硅片）容纳的芯片（die）数量少，且处于晶圆（硅片）边缘的芯片数量相对较多，边缘部分不良品较多，因此小直径晶圆良品率会低。增大晶圆直径，晶圆中间部位拥有相对更大的面积，可以获得更高的良品率。为提高生产效率降低单位成本,近几年来新建foundry(芯片厂）多为12吋晶圆生产线。（下图每个晶圆包括若干芯片，每个芯片包括组成电路系统功能的若干模块，每个模块都是由最基本的cmos器件互相连接组成的各种电路）。 本文目的是科普集成电路芯片制造工艺（制程）知识，也可供第六代IGBT和汽车电子器件制造（工艺）技术人员参考。 l 现代芯片生产线采用计算机集成制造(CIM),自动化机械手、将单机自动化联机成生产线/工厂自动化（包括不同工序之间自动传送）、自动化生产过程控制、先进完善的统计（SPC）工艺控制、先进的测量仪器、及时库存系统MRP/ERP等。从收到客户订单开始启动CIM就进入到生产操作，根据订单技术文件启动CAD设计版图（多数由Fabless设计公司负责设计），根据客户设计文件调整工艺参数，并核对库存对原材料补充采购。及时安排生产计划（计算机辅助工艺计划）、生产作业计划、进行生产管理和质量管理。通过计算机辅助制造CAM系统将工艺程序下载到工艺设备，生产开始后CAM做出必要的优先权以保证按时出货。 l 工艺仿真对CMOS制造进行模拟，对掺杂分布、应力分布及几何图形等进行准确预测，工艺仿真和器件仿真是工艺技术计算机辅助设计T-CAD的核心。 l 现代IC芯片制造工艺流程简述：
流程图 B l 一.芯片制造简介： 1.简单的芯片基本单元平面与剖面 以下芯片制造过程描述均用剖面图表示。本文主要介绍芯片代工厂foundry制造过程FEOL和BEOL.（设计公司Fabless根据市场需求设计芯片，交foundry例如台积电代工制造，封测厂进行封装测试后交回Fabless销售。设计公司对该芯片拥有知识产权。而IDM集成设备生产商例如Intel，具有设计，全部生产线包括FEOL、BEOL、封装测试芯片的生产能力及销售集成电路能力，并拥有知识产权。） 2..集成电路芯片必须在洁净车间内制造 如图A所示，尘埃落在晶圆的电路中，会造成短路、断路引线变细、介质层缺陷等问题导致芯片失效。现在量产芯片最小线宽7nm.正在向3nm进军，这时如果直径大于2nm的颗粒落到芯片关键部位，也会对芯片产生威胁（颗粒直径不能大于最小线宽的一半）。芯片车间存在微尘颗粒必然造成芯片良品率低下甚至做不出产品来。为此芯片制造必须在净化环境中进行。而尘粒是关乎光刻成功关键的因素，尘埃落到芯片的关键部位会造成致命的缺陷使芯片报废。所以芯片生产线必须要进行空气净化，用高（超高）效过滤系统通过HEPA和ULPA将空气过滤。并在关键位置（晶圆进出设备的窗口）建立微环境，进一步以更高级的局部净化避免颗粒沾污晶圆，并采用局部净化微环境下的晶圆隔离技术（WIT）。净化室和微环境必须可靠地达到要求。例如净化车间大面积要求1级（0.1μm）且有消除静电措施。微环境要控制0.01μm 0.01级（甚至净化水平更高）。每一道工序开始都是在微环境下从密闭真空片匣中取出晶圆,由机械手送进设备，每一道工序结束都将晶圆由机械手从设备中取出,在微环境下装入密闭真空片匣）。这样才能使尘埃落到芯片关键部位的概率减少。局部微环境下的晶圆隔离技术（WIT）保证了晶圆片匣从一台设备出来再进入另一台设备之间不会产生污染。生产线环境控制具有良好的重复性。（注：以每立方英尺空气中所含颗粒直径/颗粒数定义净化级别。0.1μm/1级，含0.5μm的颗粒不能多于1个，0.1μm颗粒不多于35个。详见美国联邦标准209E）. 3.，晶圆必须进行彻底的清洗 3.1晶圆加工的每一个步骤之前都要进行干法或湿法清洗，据统计在芯片制造全过程中20%以上的步骤是硅片的清洗（包括干法与湿法清洗）。 超大规模集成电路制造于硅单晶片（晶圆）上，硅对杂质是非常敏感的，硅中掺入千分之一的杂质，其电阻率会降低一半。颗粒会使电路图形遭到破坏，有机物在高温时炭化为颗粒或腐蚀硅/二氧化硅。金属离子（钠离子等）则导致mos器件失效，自然氧化层不纯洁导致沾污及接触电阻变大甚至开路。故硅片在进行各工艺之前必须是洁净的，表面的沾污必须被清洗掉而不会损害芯片表面（干法清洗和湿法清洗含超声波清洗。去除吸附在硅片上的颗粒、有机物、金属和自然氧化层等都是在净化间进行的。漂洗、烘干洁净度更高，之后进入洁净微环境片匣。清洗干净的硅片必须保证在进入下一道工序之前不受污染。而清洗所用的高纯水设备对防静电、颗粒（过滤）、细菌、有机物、溶解氧、溶解矿物质、二氧化碳等含量必须达标。在硅片加工的部位（管线终点），各种化学品及气体（含特种气体）颗粒、水汽含量、金属离子和纯度必须达标。这也是清洗成功的必要因素。（湿法清洗包括硫酸/双氧水/去离子水加热125℃煮、氢氧化铵/双氧水/去离子水75℃清洗，盐酸/双氧水/去离子水75℃清洗，热磷酸清洗，缓冲氢氟酸和稀氢氟酸漂洗等最后用大量去离子水冲洗干净，甩/烘干）。 注：本文为了简练，后面只说清洗，实际包括上述有关步骤。 3.2上述的水、化学品输送系统、清洗腐蚀设备、空气净化设备必须高质量、高可靠、平均失效时间较长、维修方便且可以升级。所有设备安装、保养、维修要在净化间（设备夹层）进行，腔体、管道内部必须达到无尘、无泄露、无死角、无散气、净化，运输过程必须密封，无污染。各工序开始与结束时晶圆由机械手从微环境真空密闭片匣中取出/送入工艺设备，加工过程中晶圆的暂存也要将晶圆密闭真空片匣在存微环境中。细节决定成败。 4.光刻就是在晶圆上建立电路图形，形成集成电路的元器件和电路互联图案，一层层的制造都要经过光刻确定加工位置。 4.1据统计晶圆加工全过程时间的60%以上的步骤是在光刻（黄光微影及刻蚀）区域中。光刻成本占芯片制造总成本的1/3。光刻是通过光刻版（光罩又称掩膜）和光刻胶（光阻）将形成电路的图案（电路结构）复制到硅晶圆上，然后去掉晶圆表面特定区域（例如对介质膜腐蚀区域，确定杂质注入区域、对淀积金属刻蚀形成连接电路）的过程。 4.2光刻的思路起源于印刷技术中的照相制版在平面上加工成微图形。光刻步骤如下：
4.3洁净的硅片（晶圆）经过脱水烘干、气相（六甲基二硅胺烷HMDS）蒸汽成底膜以便增加光刻胶与晶圆的粘附性、涂光刻胶（光阻）、前烘（软烤，90℃ 30分钟）、逐片送入步进缩小曝光机将图形对准（套准）和 曝光、后烘（PEB减少曝光时驻波影响使图案锐利化100℃ 10分钟）、使用化学放大型光刻胶的产酸反应加速进行显影、检查特征尺寸等，（如有缺陷可去胶返工）。坚膜（140℃ 30分钟）后再检查、蚀刻（这时已经将光刻版（光罩）即掩膜上的图形复印在晶圆上了）、然后氧等离子去胶、清洗干燥后装入片匣。而离子注入前用厚光刻胶掩蔽时，为避免胶流动和侧壁角度变坏，光刻工序不做坚膜。也没有蚀刻步骤。（后面不再详述）。曝光过程在光刻机进行，步进缩小曝光的光刻机中ArF准分子激光（镭射）193nm（157nmF2准分子激光）光源，光源与晶圆浸没在液体中，且4倍缩小投影曝光，在光刻版装有扫描器scanner使得曝光面积较大且减少因镜片像差造成的影响。光刻版CAD精心设计，通过变形(环孔）照明法，光刻版相位偏移法（PSM）、掩膜OPC光学临近补偿，多面贴附和pellicle（掩膜版薄膜）、可变NA透镜以及防反射涂层，双掩膜版工艺，改进刻蚀工艺等措施提高了光刻的分辨率、后烘BEP减少驻波影响使图案边缘锐利化。 注：本文后面仅说光刻，实际包括上述有关工序步骤。 、芯片制程（工艺与工序） 1）浅槽隔离工艺（STI） 集成电路芯片是数以亿计MOS晶体管紧密的集成在一个硅衬底（晶圆）上，硅衬底电阻率仅几十欧姆-厘米。为确保不同的器件相互之间的电学隔离（相互绝缘）。采用刻蚀浅槽填充厚二氧化硅淀积层形成隔离区。如图2/3/4/5.（众所周知，PCB电路板上的各种元器件除了引线（含外壳）与电路连接之外，其他地方互相没有电连接关系，即互相隔离）。 制造加工过程： 1.1晶圆腐蚀清洗以去除各种沾污，漂洗去除天然氧化层。干燥后送入微环境真空片匣。 1.2机器手从片匣取出晶圆送到氧化炉生长衬垫二氧化硅厚度约15nm（目的是为减少应力，还可以在后面工序去掉氮化硅过程中保护有源区免受化学污染），热氧化生长的二氧化硅质量高稳定性好，膨胀系数与硅相似，介电强度高。氧化后的晶圆进入片匣。 1.3片匣送到低压化学气相淀积炉LPCVD淀积氮化硅。而氮化硅化学稳定性更高，氮化硅膜结构致密、硬度大、疏水性好、针孔密度更低，气体和水汽难以进入，介电强度高以至于更薄的氮化硅膜具有更高的击穿电压。在后面的浅槽隔离STI厚二氧化硅淀积过程中保护有源区。且在后面化学机械抛光(CMP)过程中作为阻挡层。 1.4由于氮化硅的膨胀系数与硅不同而容易龟裂，为了减小界面应力，需要在氮化硅与硅之间夹一薄层二氧化硅作为衬垫使得应力得到补偿如图1所示。氮化硅厚度约30~40nm 1.5 片匣送到光刻区，利用第一次光刻版进行光刻，保护不需要刻蚀的区域（对涂胶前烘的硅片曝光、PEB、显影、检测对准曝光精度，检查缺陷（DI）特征尺寸及目检表面状态，之后坚膜。光刻工序后面不再详述）。 1.6光刻后的片匣送到高密度等离子刻蚀（HDPCVD）机，机械手将硅片送入真空反应腔，射频能量将通入氟基或氯/溴基的气体。分子、原子电离成等离子体，对没有光刻胶保护的区域依次与氮化硅/二氧化硅/硅进行化学反应及物理刻蚀将，将没有光刻胶保护的区域腐蚀形成沟槽。沟槽的侧壁倾斜与圆滑的底面有助于提高填充质量和隔离结构的电学特性。如图3a所示。去胶清洗后检查槽深（台阶）高度、特征尺寸、表面缺陷等。 1.7 制作沟槽侧壁衬垫二氧化硅：晶圆经过清洗、漂洗、烘干送入片匣，送到氧化炉在沟槽侧壁上形成厚度约的15nm热氧化层。（未被刻蚀处由于氮化硅存在，阻止进一步氧化）图4a所示。热氧化层比CVD淀积的二氧化硅层致密。 1.8 片匣送到CVD设备机械手将硅片送到工艺腔淀积厚二氧化硅层，HDPCVD把PECVD和偏压溅射相结合达到对窄间隙良好的填充及覆盖，避免在沟槽中留下缝隙和空洞。图4所示。 1.9 平坦化，由于特征尺寸不断减小，光刻线条越来越细，要保证在平面上极高的分辨率，光刻焦深灵敏度提高了。在凸凹不平的面上，有的地方分辨率会很低，导致光刻曝光边缘不清晰，腐蚀后图形变形，芯片的性能质量和可靠性受到威胁。因此光刻之前晶圆必须平坦。化学机械抛光CMP能够在化学反应和机械力作用下将晶圆精确均匀的把硅片抛光到所需要的厚度和平坦度。（氧化物抛光所用的磨料与钨抛光、铜抛光所用的磨料不同。被抛光材料不同，磨料也不同）。CMP重要的一点是终点检测，即研磨到预期材料厚度时的检测。本工序当研磨到氮化硅层时，由于氮化硅密度、硬度比二氧化硅强度大，成为研磨抛光的阻挡层，阻止了过度研磨抛光。 同时CMP也带来了对硅片的污染，包括磨料颗粒、被抛光材料残渣、磨料带来的化学沾污。还有CMP过程因压力而机械性的镶嵌入硅片表面的颗粒、由于静电力和范德华力而物理粘附在硅片表面的颗粒。CMP后的清洗非常重要，包括双面毛刷擦洗、兆声清洗、高压去离子水洗和旋转清洗干燥设备。为避免毛刷被颗粒沾污，要使用稀释氢氧化铵液体冲洗硅片和毛刷。有时清洗液中加入双氧水清洗或稀氢氟酸短时漂洗。现代的CMP设备将CMP工艺与清洗工艺集成在一起形成硅晶圆“干进/干出”设备。 1.10 晶圆放到热磷酸中（或等离子设备中）去除氮化硅。彻底腐蚀清洗烘干后，检查隔离氧化层厚度和晶圆缺陷。 2)在浅槽隔离区内制作双阱（cmos器件是一对相邻的PMOS与NMOS器件，NMOS要制作在p型衬底上，而PMOS要制造在N型衬底上，在同一块硅片上就要制作两个阱区才能正常工作，通过掺杂浓度的选择两个器件工作在最佳状态。同时见图35）。同时可以抑制栓锁效应。 加工制造过程; 2.1 生长氧化层：在图6所示CMP之后要仔细清洗。包括硅片刷洗-硫酸/双氧水125度煮-高纯水洗-SC-1/SC-2 75度清洗-高纯水洗-螯合剂清洗-氢氟酸漂洗-热异丙醇脱水-干燥等步骤（后面清洗过程不再详述）。经过清洗、漂洗去除颗粒、有机物、无机物等各种污染及自然氧化层干燥后送入片匣，片匣送到氧化炉高温氧化生长一层厚度约15nm的氧化层。使得离子注入时入射离子在进入硅晶格之前行进方向无序散射，以便阻止注入离子沿着晶格原子之间空隙沟道打进过长的路程（通道效应），控制注入深度。注入时使硅片倾斜或旋转也是这个目的，同时氧化层还减少注入离子对硅晶格的过度损伤。也能保护硅表面免受沾污。 2.2 光刻：片匣送到光刻区，确定P阱与N阱与浅槽隔离图案对准位置。经过涂底胶、干燥、涂光刻胶、前烘、利用第二块光刻版（P阱）对准曝光、PEB、显影烘焙。检查显影后图形线宽（如有缺陷返工重做）等过程后装入片匣送入离子注入区域。 2.3 阱注入：光刻胶图形覆盖的特定区域保护其免于注入离子。高能杂质离子注入没有光刻胶的区域，硼离子注入形成P阱，氧等离子去胶、清洗后烘干后，再利用第3块掩膜版（N阱）光刻，对准确定位置，进而磷离子注入形成N阱。阱注入目的是调整衬底掺杂分布获得最好的器件特性，如栅极阈值电压、I-V特性、结电容等。（每次离子注入完毕都要将晶圆送入等离子设备通入氧气去胶，若去胶不净还要热磷酸去胶）。 2.4 退火：杂质离子注入到硅晶格中，对晶格共价键结构造成损伤。高温短时间退火RTA可以消除注入过程中造成的晶格损伤，恢复硅衬底的晶格结构，杂质原子与硅原子之间的共价键被激活，杂质原子成为晶格结构的一部分。晶圆去胶清洗漂洗后可快速热退火（PTA）（也可在高温炉中退火）。高温使得杂质在阱中扩散推进到预期的结深，同时裸露的硅表面可长出新的阻挡氧化层。 2.5 附注：CMOS对栓锁效应非常敏感，如图36所示，
正常工作状态时，双极晶体管Vbe=oV,寄生晶体管不起作用。当电路瞬间受到干扰突发异常时，Rsubtrate或Rwell的压降大于0.7V,同时开启的两个双极器件接成交叉耦合结构，正反馈迅速将电源和地短路使芯片不能工作（类似SCR被触发导通）。为了防止栓锁，使用高掺杂衬底上做一层外延层，利用衬底的低电阻减少寄生电阻提高了抗干扰能力。但外延片成本高，故使用高能MeV注入硅片形成埋层代替外延层，引入分流通道（图39）。图40是倒掺杂阱，扩散工艺杂质浓度分布是表面附近浓度最大。而高能离子注入杂质浓度峰值可以在表面下一定深度处，从而改进了抵抗栓锁效应能力。 3)栅（闸）电极制备 3.1 调整阈值电压的离子注入。 MOS器件最重要的参数是阈值电压VTH。 3.2 MOS集成电路的核心工艺是栅极制备。器件性能最重要的是阈值电压。工艺控制主要是硅衬底的掺杂浓度和栅氧化层厚度。所以栅极氧化之前要利用离子注入技术对衬底掺杂浓度进行调整。如下图9/10所示。光刻版4确定P阱区注入位置。光刻版5确定N阱区注入位置。 3.3 栅氧化层生长：去胶清洗后，用氢氟酸将晶圆上有源区处的薄氧化层去除，并尽快将真空片匣进入氧化炉以避免自然生长氧化层。（因无掩蔽腐蚀，要严格控制时间，尽可能少腐蚀掉场区氧化层）。因为原有氧化层多次受到离子注入会有缺陷和损伤。而栅氧化层要求薄（几个nm）且坚实的高质量，厚度要精确可控。（例如800℃干氧2小时氧化层厚度达10nm）所以去掉原来的氧化层重新生长，这是芯片制作工艺中最薄且质量最好的氧化层。 注：深亚微米工艺使用氮氧化硅SiON代替纯二氧化硅以提高介电常数k。氮氧化硅淀积方法：在PECVD反应腔中通入硅烷、一氧化二氮、和氦气体，400℃化学反应生成SiON. 纳米工艺使用高k金属栅。 3.4 多晶硅淀积：尽快将晶圆送到低压化学气相淀积LPCVD炉，通入硅烷，硅烷热分解形成硅原子淀积到晶圆上厚度约0.5μm。淀积同时进行原位掺杂磷以降低多晶硅栅和局部互联的电阻率。（也可以淀积后进行磷离子注入） 3.5 第六块掩膜版光刻确定栅极位置：光刻制作出多晶硅栅的宽度，是芯片制造最关键的CD线宽（最小的物理尺度）。晶圆逐片进入光刻工序，依次涂胶、烘烤、曝光、PEB、显影、检查、坚膜。(分步重复步进曝光的光刻机中ArF准分子激光/镭射193nm光源浸没式且4倍缩小投影曝光，在光刻版装有扫描器scanner使得曝光面积较大且减少因镜片像差造成的影响。光刻版CAD精心设计，通过变形(环孔）照明法，光刻版相位偏移法（PSM）、掩膜OPC光学近似补偿，多面贴附和pellicle（掩膜版薄膜）、可变NA透镜以及防反射涂层，双掩膜版，改进刻蚀工艺等措施提高了光刻的分辨率、后烘BEP减少驻波影响使图案边缘锐利化）。显影后要检查关键尺寸CD、套准精度和其他缺陷。不合格晶圆进行返工。（通常多晶硅与光刻胶之间还有一层抗反射涂层）。 3.6 多晶硅栅刻蚀。合格晶圆送进HDPCVD设备，高密度等离子刻蚀机通入氯基或溴基气体进行反应等离子刻蚀，以便获得好的选择比（刻蚀速度有选择的对硅刻蚀快而对二氧化硅刻蚀慢，二者刻蚀速度的比值是选择比，结果是刻蚀完多晶硅后对二氧化硅刻蚀较少）。设备上装有终点检测，完成对多晶硅的刻蚀后立即停止刻蚀反应。同时要求刻蚀具有各向异性（对深度刻蚀多，横向少刻蚀）的刻蚀特性，要求刻蚀线条边缘整齐，立面保持几乎垂直的角度以保证刻蚀的图案尺寸与掩膜版（光罩）尺寸一致。（各向异性不好时会产生与垂直刻蚀深度相同的横向钻蚀，则光刻失败）。刻蚀完毕进行特征尺寸检验、套准检验及缺陷检验等。如图13所示。 |
|
|
