|
对于简单的电子设备，即便是PCB设计错误，电路仍然能正常工作。但是对于复杂的电子设备，特别是体积更小、运行速度更快、功耗更低的设备，其电路的容错率很低，此时，PCB设计将非常重要。接地反弹（ground bounce）是一个比较容易被忽略的问题，下面解释什么是接地反弹，以及如何在PCB设计中避免接地反弹。 什么是接地反弹？当PCB接地电压和芯片die封装接地电压不同，晶体管开关期间产生的一种噪声，这个噪声就是接地反弹。为了理解接地反弹的概念，下面以推挽电路（push-pull circuit）为例，推挽电路可以提供逻辑低电平或逻辑高电平输出，由两个MOSFET组成，上边p-channel MOSFET的源极连接到Vss，漏极连接到输出引脚。下边n-channel MOSFET的漏极连接到输出引脚，其源极接地。  图1：推挽电路 这两种类型的MOSFET对栅极电压的响应相反。栅极输入逻辑低信号，将使p-channel MOSFET将Vss连接到输出，而n-channel MOSFET将输出与Gnd断开。栅极输入逻辑高信号，将导致p-channel MOSFET将其Vss与输出断开，而n-channel MOSFET将输出连接至Gnd。 在芯片内部，die焊盘连接到芯片封装引脚使用的是微小的接合线，具有少量电感，其模型如图1所示。电路也存在一定量的电阻和电容，未在图中显示。全桥开关(full-bridge switch)等效电路有三个电感，这些电感代表芯片封装固有电感，输出连接到其他元件。 假设芯片输入保持逻辑低电平一段时间，上边晶体管通过上边MOSFET将电路输出连接到Vss。经过一定时间后，LO和LA中将存在稳定磁场，ΔVO、ΔVA和ΔVB的电位差为0伏。导线存储少量电荷。一旦输入逻辑切换到高电平，上边MOSFET就会将Vss与输出断开，下边栅极会触发下边MOSFET将电路输出连接到GND。这就是说，输入逻辑发生变化，整个系统也发生变化。 形成接地反弹的原因输出和地之间的电位差导致电流通过下边MOSFET从输出端流向地线。电感使用存储在其磁场中的能量来建立ΔVO和ΔVB的电位差，其试图抵抗磁场的变化。即使它们是电气连接的，输出和地之间的电位差也不会立即为0V。要注意的是，输出先前为Vss，MOSFETB的电源先前为0V电位。先前的电位差将导致电流在输出线路放电时流动。 在电流开始从输出到地传输的同时，封装的电感特性在ΔVB和ΔVO之间产生电势差，以试图保持先前建立的磁场。电感器LB和LO改变MOSFET的源极和漏极电位。这是一个问题，因为MOSFET栅极电压以die封装的地为参考。当电路在栅极触发阈值（gate trigger threshold）附近振荡时，输入电压可能不再足以保持栅极开路或使其开启多次。当电路再次开关动作的时候，类似的条件将导致在ΔVA上建立电位，从而将MOSFET A的源极电压降低到触发阈值以下。 接地反弹的影响在输入状态改变的那一刻，输出和MOSFET不再处于定义状态。结果可能是开关动作错误，或者两个同时开启。此外，die任何其他连接Gnd和Vss的部件都会受到开关动作的影响。接地反弹并不只是对die造成影响。正如ΔVB强制MOSFET源极电位高于0V一样，它会强制电路Gnd电位低于0V。如果多个栅极同时动作，则接地反弹影响会变得复杂并且可能完全破坏电路。 下面的例子说明接地反弹的影响。图2显示Gnd和Vss接地反弹，来自BeagleBone Black的信号。开关动作期间在3.3V线路上产生大约1V的噪声，在最终落入背景线噪声（background line noise）之前，信号线持续谐振。  图2：BeagleBone Black的信号 栅极连接到芯片电源引脚，PCB通常共用公共电源和接地轨（power and ground rails）。这意味着噪声很容易通过Vss和die地线的直接电气连接或PCB走线耦合，传输到电路中的其他位置。  图3：从BeagleBone Black捕获的图像 在图3中，通道2（蓝色）显示无阻尼信号线的地和Vss反弹。问题非常严重，它通过通道1传输到不同的信号线（黄色） 从PCB设计降低接地反弹的方法方法1：使用去耦电容器（Decoupling Capacitors）限制接地反弹。降低接地反弹的首选解决方案是在每个电源轨和地之间安装SMD去耦电容，尽可能靠近芯片。去耦电容具有较长的走线，这会增加电感，因此要靠近芯片。当die晶体管处于开关状态时，它们将改变die晶体管和电源轨的电位。 去耦电容为芯片提供暂时的低阻抗稳定电位，并限制接地反弹，使其不会扩散到电路的其余部分。通过使电容器靠近IC，可以最大限度地减少PCB走线中的感应环路面积，并减少干扰。 电路原理图通常不会显示去耦电容，数据手册也不会提到。这并不意味着设计不需要它们。去耦电容被认为是成功设计的基础，原理图没有显示只是为了减少混乱。如果数据手册没有标明，通常选择100nf（0.1μF）X7R或NP0陶瓷电容。 混合信号芯片通常具有单独的模拟和数字电源引脚。应该在每个电源输入引脚上安装去耦电容。电容应位于芯片和多个过孔之间，连接到PCB电源层。  去耦电容应当由过孔连接到电源层 最好使用多个过孔，但由于电路板尺寸要求，这通常是不可能的。如果可以，使用铜浇注或泪珠（copper pours or teardrops）连接过孔。  IC（U1）和四个电容（C1，C2，C3，C4）的焊盘。C1和C2是高频干扰的去耦电容。根据数据手册 有时不能将去耦电容放在IC附近。如果远离芯片，就形成一个感应回路（inductive loop），使得接地反弹问题更加严重。此时可将去耦电容放置到电路板另一侧。 方法2：使用电阻限制电流。使用串联的限流电阻可防止过大的电流流经IC。这不仅可以有助于降低功耗并防止过热，还可以限制电流从输出线流经MOSFET，到Vss和Gnd，从而减少接地反弹。 方法3：通过布线降低电感。尽可能保留相邻走线或相邻层的返回路径（return paths）。由于材料的原因，第1层和第3层之间的距离通常是第1层和第2层之间距离的几倍。信号和返回路径之间的任何不必要的隔离将增加该信号线的电感和接地反弹。  Arduino Uno的PCB布线 上图电路板具有用于模拟和数字的独立接地返回引脚。然而电路板布局并没有隔离两个地线。芯片的数字接地引脚与接头排上的接地引脚之间没有明确而直接的路径。信号将通过芯片传输到插头引脚，从接地引脚返回。 通过电路设计减少接地反弹随着芯片栅极数量增加，接地反弹也会增加。尽可能短暂延迟栅极的开关动作，例如设计可能会以不同的间隔（1秒，2秒，3秒等等）闪烁各种LED，以指示设计状态。当所有三个LED同时切换时，接地反弹对电路的影响最大。可以通过稍微延迟LED来减轻接地反弹的影响，使LED不完全同步。在LED之间引入1ms的延迟是难以察觉的，但会将接地反弹的影响降低3倍。 |
|
|
