|
美国军方研究人员要求微电子行业寻找在高性能嵌入式计算板上使用光学互连的方法，以提高带宽、功率效率、信道密度和链路覆盖范围。为此，近日美国国防先期研究计划局（DARPA）的官员发布了一项广泛项目公告（FAA）——封装内光子的极端可扩展性（the Photonics in the Package for Extreme Scalability ——PIPES）。 PIPES项目旨在通过开发用于数字微电子的光信号技术来实现分立系统的可扩展性。该计划将采用光子学与先进集成电路的紧密集成方式，实现前所未有的系统连接。 该项目将通过光子与多芯片模块的紧密集成，来实现系统的原型设计；利用新兴元器件技术、光子电子集成技术、可扩展架构和多路复用概念，提升嵌入式光信号性能;开发低损耗光学封装和可重新配置的开关技术;并建立一个国内生态系统，使军事系统设计人员能够获得封装光子信号的新功能。 自摩尔定律逐渐走到极限以后，微电子行业逐渐采用并行计算的方式来维持性能增长。然而，限制并行性计算发展的瓶颈不是单个节点上的计算，而是嵌入式计算节点之间的数据移动。 虽然目前可以在片上内核之间和使用高带宽电气链路的多芯片模块内实现短距离连接，但是互连的性能会随着电路板之间距离变长而迅速下降。这限制了片外I/O容量，降低了系统性能并限制了可扩展性。 当然，光子收发器模块可以通过光纤实现高带宽光学信号传输和长距离损耗最小，而光学I/O通常采用电路板上的可插拔模块，通过电气链路连接到MCM封装，其功率耗散和密度限制整体性能。 相反，DARPA研究人员正试图通过降低信号能量和延迟来寻求改进，同时提高整体信号容量和组件密度。这是PIPES项目的用武之地。 开发高效、高带宽、封装级光子信号应该能对高性能计算，以及使用机器学习、现金传感器和无线接口的大数据应用产生重大影响。 虽然光学信号在今天的板和机架级系统中是常见的，但它尚未集成在组件开关芯片、中央处理单元（CPU）和图形处理单元（GPU）之内。 PIPES项目将围绕三个技术领域： （1）技术任务一。开发高性能光学I/O技术，用于与最先进的封装IC（包括FPGA、CPU、GPU和ASIC）进行共同封装。该技术任务的具体目标包括组件开发，实现端到端链路的1pJ/bit能耗，成果包含光学I/O的多个MCM原型，以及100Tbps全双工I/O带宽的可扩展性演示。 （2）技术任务二。开发革命性的新方法，用于封装光学I/O，可扩展至1 Pbps聚合带宽，用于未来的微电子系统。该技术任务将研究针对端到端双向链路中0.1pJ/bit能耗的新颖组件技术和高级链路概念。预计技术任务二的元器件不如技术任务一中的元器件成熟，但提案者应该确定如何将技术转变为大批量制造设置。建议技术任务二将光子元器件开发、电子设计和集成以及封装概念结合起来，以实现技术方案指标，并描述出成熟的途径。 （3）技术任务三。开发关键技术，以便在未来系统中使用封装级光子I/O，并扩大其影响。将寻求两项技术重点，寻求创新技术解决方案，以支持数百个可单独路由的高带宽信道的光连接。第一个突破点将开发低损耗光学封装方法，以实现高通道密度和端口数，而第二个突破点将开发可重新配置的低功率光交换技术。
|
|
|
