一级运算放大器之套筒式与折叠式共源共栅

印度阿三17 2021-02-19

展开全文

写在前面
最近在啃拉扎维的《模拟CMOS集成电路设计》。一会看得懂一会看不懂，看懂了觉得拉扎维真太牛逼了，看不懂就觉得自己是傻子……而且经常处于傻子状态。M老师说做模拟最重要的是运放，学到运放俺真滴学不下去了。所以破天荒的开个博客记录一下，就当是学习笔记疑问笔记。希望俺也有成为模拟大师的一天。
模拟电路，模拟人生~

一、基本结构

在这里插入图片描述
(a)图是单端输出的运放，（b）图是差动输出的运放，（a）图的结构比（b）图多一个镜像极点。

在这里插入图片描述
这是一个单位增益缓冲器，实质就是把单端输出的基本结构（a）的输入输出相连，其实我也不知道这个具体有啥用为什么要叫单位增益缓冲器※※※
这个电路是电压电压反馈，开环输出阻抗很大，是r_O_P//r_O_N，闭环输出阻抗很小，大概是1/g_m_N。这有利于通过增大开环输出阻抗设计高增益的运放，但是闭环的输出阻抗又很小。

二、套筒式共源共栅运放

在这里插入图片描述
分别是基本结构（a）和（b）的套筒共源共栅形式。
优点：高增益，大概是g_mN（g_mNr_ON²//g_mPr_OP²）
缺点：
①增加了极点：单端输出的方式会在X处产生一个镜像极点（※※※M5D端会有镜像极点吗？）
②减小了输出摆幅：太多层，要减掉很多过驱动电压（※※※好好请教一下什么是输出摆幅）
③很难以输入和输出的方式实现单位增益缓冲器（※※※就是上面的那个没明白为什么短接的方式）
为了理解这个问题，把单端输出的套筒运放输入输出短接一下！
在这里插入图片描述
研究一下Vout的范围
必须满足M2和M4都在饱和区对吧

这个值恒小于V_TH2
（※※※其实我还是不太明白，就算小于V_TH2也没啥关系啊。。又不是输出小于_VTH2的意思，只是摆幅小于V_TH2而已啊，又没让M2管子截止，是因为觉得这样使得输入和输出的摆幅都变得很小吗？？？还有一个问题，就是这两种表述是一个意思吗：①输入的摆幅很小；②输入的动态范围很小）
共源共栅结构很少用来做单位增益缓冲器，但在开关电容电路中，部分电路会要求输入与输出相接。

三、折叠式共源共栅运放

1.折叠式引入

在这里插入图片描述

折叠式共源共栅是在套筒式的基础上改进而来，是为了克服套筒式的输出摆幅小和难以将输入和输出短接的缺点。
折叠式：在NMOS和PMOS共源共栅放大器中，输入管用相反类型的MOS管替换，输入器件的功能仍是把输入电压转化为电流。其优点就是输入管上端没有叠层一个cascode级。
把这种思想运用到差动对管里去，如下图所示：
在这里插入图片描述
（※※※
这里涉及到一个我关于增益计算的一个问题：
我觉得这个总的增益是g_m1Rout，应该也等于M1的共源极增益乘上M3的共栅级增益吧，共栅级增益不会变吧，那我就不明白为什么要给M1M2的源级加电流源：
M1M2算是带源级负反馈的共源极，单就共源极来说，增益是-R_O/(1/g_m R_S)）(见第二版P58页)，这个电流源相当于R_S无穷大，大大减小了增益啊……
可能我的理解是错的，那Iss的作用到底是啥呢？？
疑惑！）
这里的重要区别有两个：
1.（a）中一个偏置电流Iss供给输入管和cascode级，（b）图中要求外加偏置电流源Iss，这就导致了I_SS1要比图（a）中的Iss更大，消耗了更多功耗。
2.（a）图中，为了保证输入级处在饱和区，输入共模电平不能超过V_b1-V_GS3 V_TH1，（b）图中输入共模电平不能低于V_b1-V_GS3-|V_THP|。本质上是因为这俩输入管一个是N管，一个是P管。所以可以把这种折叠共源共栅运放结构设计成输入输出相接的形式。

2.对折叠式共源共栅的探究

在这里插入图片描述
M5~M10代替了上面（b）图中的上下理想电流源。
1.看摆幅
输出摆幅等于V_DD-(V_OD3 V_OD5 V_|OD7| V_|OD9|)
上面（a）图中套筒式共源共栅电路的输出摆幅要减小一个尾电流源的过驱动电压（※※※套筒式上面由电流源I₁I₂，下面有电流源Iss，不也是减掉四个过驱动电压吗）
刚才提过M5M6这俩管子电流很大，要么提高W/L，要么增大过驱动电压，考虑到X点的电容问题，要求有较高的过驱动电压。
2.计算增益，考虑到体效应（并且近似输出短路电流等于M1的漏电流）：
在这里插入图片描述
这个数值大概是套筒式共源共栅的1/3~1/2。
3.极点
X和Y点的电容很大，跟套筒式相比，极点更靠近坐标原点。
4.NMOS输入器件和PMOS共源共栅晶体管：
1.优点：可以提高更高的增益：因为NMOS中载流子迁移率较大；
2. 缺点：X和Y点的极点更低。因为极点由电容和1/(g_m3 g_mb3)的乘积决定，PMOS的这个cascode级导致g比较小，所以极点更小。