分享

IC封装测试工艺流程简介,电子学微观视界!

 丁丁爸爸 2021-12-08
IC Package (IC的封装形式)

Package--封装体:指芯片(Die)和不同类型的框架(L/F)和塑封料(EMC)形成的不同外形的封装体。

IC Package种类很多,可以按以下标准分类:

按封装材料划分为:

金属封装、陶瓷封装、塑料封装

按照和PCB板连接方式分为:PTH封装和SMT封装

按照封装外型可分为:SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等;

 按封装材料划分为:

图片

金属封装主要用于军工或航天技术,无商业化产品;

陶瓷封装优于金属封装,也用于军事产品,占少量商业化市场;

塑料封装用于消费电子,因为其成本低,工艺简单,可靠性高而占有绝大部分的市场份额;

按与PCB板的连接方式划分为:

图片

PTH-Pin Through Hole, 通孔式;

SMT-Surface Mount Technology,表面贴装式。目前市面上大部分IC均采为SMT式的;

按封装外型可分为:

图片

决定封装形式的两个关键因素:

封装效率。芯片面积/封装面积,尽量接近1:1;

引脚数。引脚数越多,越高级,但是工艺难度也相应增加;其中,CSP由于采用了Flip Chip技术和裸片封装,达到了芯片面积/封装面积=1:1,为目前最高级的技术;

QFN—Quad Flat No-leadPackage 四方无引脚扁平封装

SOIC—SmallOutline IC 小外形IC封装

TSSOP—Thin Small  Shrink Outline Package 薄小外形封装

QFP—Quad Flat Package四方引脚扁平式封装

BGA—Ball GridArray Package 球栅阵列式封装

CSP—Chip ScalePackage 芯片尺寸级封装

图片

图片

Raw Material in Assembly(封装原材料)

【Wafer】晶圆

图片

【Lead Frame】引线框架

图片

提供电路连接和Die的固定作用;

主要材料为铜,会在上面进行镀银、NiPdAu等材料;L/F的制程有Etch和Stamp两种;易氧化,存放于氮气柜中,湿度小于40%RH;除了BGA和CSP外,其他Package都会采用Lead Frame,BGA采用的是Substrate;

【Gold Wire】焊接金线

实现芯片和外部引线框架的电性和物理连接;

金线采用的是99.99%的高纯度金;同时,出于成本考虑,目前有采用铜线和铝线工艺的。优点是成本降低,同时工艺难度加大,良率降低;线径决定可传导的电流;0.8mil,1.0mil,1.3mils,1.5mils和2.0mils;

图片

【Mold Compound】塑封料/环氧树脂

主要成分为:环氧树脂及各种添加剂(固化剂,改性剂,脱模剂,染色剂,阻燃剂等);主要功能为:在熔融状态下将Die和Lead Frame包裹起来,提供物理和电气保护,防止外界干扰;存放条件:零下5°保存,常温下需回温24小时;

图片

【Epoxy】银浆

成分为环氧树脂填充金属粉末(Ag);有三个作用:将Die固定在Die Pad上;散热作用,导电作用;-50°以下存放,使用之前回温24小时;

图片

图片

FOL– Front of Line前段工艺

图片

FOL– Back Grinding背面减薄

图片

将从晶圆厂出来的Wafer进行背面研磨,来减薄晶圆达到封装需要的厚度(8mils~10mils);磨片时,需要在正面(Active Area)贴胶带保护电路区域同时研磨背面。研磨之后,去除胶带,测量厚度;

FOL– Wafer Saw晶圆切割

图片

FOL– 2nd OpticalInspection二光检查

图片

主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查,是否有出现废品。

图片

FOL– Die Attach 芯片粘接

图片

图片

芯片拾取过程:
1、Ejector Pin从wafer下方的Mylar顶起芯片,使之便于脱离蓝膜;
2、Collect/Pick up head从上方吸起芯片,完成从Wafer到L/F的运输过程;
3、Collect以一定的力将芯片Bond在点有银浆的L/F的Pad上,具体位置可控;
4、Bond Head Resolution:X-0.2um;Y-0.5um;Z-1.25um;
5、Bond Head Speed:1.3m/s;

图片

FOL– Epoxy Cure 银浆固化

图片

FOL– Wire Bonding 引线焊接

图片

利用高纯度的金线(Au)、铜线(Cu)或铝线(Al)把 Pad和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接点,Lead是 Lead Frame上的 连接点。

W/B是封装工艺中最为关键的一部工艺。

Capillary:陶瓷劈刀。W/B工艺中最核心的一个BondingTool,内部为空心,中间穿上金线,并分别在芯片的Pad和Lead Frame的Lead上形成第一和第二焊点;

EFO:打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温,将外露于Capillary前端的金线高温熔化成球形,以便在Pad上形成第一焊点(Bond Ball);

Bond Ball:第一焊点。指金线在Cap的作用下,在Pad上形成的焊接点,一般为一个球形;

Wedge:第二焊点。指金线在Cap的作用下,在LeadFrame上形成的焊接点,一般为月牙形(或者鱼尾形);

W/B四要素:压力(Force)、超声(USGPower)、时间(Time)、温度(Temperature);

图片

图片

Wire Bond的质量控制:

Wire Pull、Stitch  Pull(金线颈部和尾部拉力)

Ball Shear(金球推力)

Wire Loop(金线弧高)

Ball Thickness(金球厚度)

Crater Test(弹坑测试)

Intermetallic(金属间化合物测试)

图片

FOL– 3rd OpticalInspection三光检查

图片

EOL– End of Line后段工艺

图片

EOL-Molding注塑

图片

为了防止外部环境的冲击,利用EMC把Wire Bonding完成后的产品封装起来的过程,并需要加热硬化。

图片

EMC(塑封料)为黑色块状,低温存储,使用前需先回温。其特性为:在高温下先处于熔融状态,然后会逐渐硬化,最终成型。

Molding参数:

Molding Temp:175~185°C;ClampPressure:3000~4000N; 
Transfer Pressure:1000~1500Psi;Transfer Time:5~15s;
Cure Time:60~120s;

图片

图片

在产品(Package)的正面或者背面激光刻字。内容有:产品名称,生产日期,生产批次等;

EOL– Post Mold Cure(模后固化)

图片

用于Molding后塑封料的固化,保护IC内部结构,消除内部应力。
Cure Temp:175 /-5°C;Cure Time:8Hrs

EOL– De-flash(去溢料)

图片

目的:De-flash的目的在于去除Molding后在管体周围Lead之间多余的溢料;
方法:弱酸浸泡,高压水冲洗;

EOL– Plating(电镀)

图片

利用金属和化学的方法,在Leadframe的表面镀上一层镀层,以防止外界环境的影响(潮湿和热)。并且使元器件在PCB板上容易焊接及提高导电性。

电镀一般有两种类型:

Pb-Free:无铅电镀,采用的是>99.95%的高纯度的锡(Tin),为目前普遍采用的技术,符合Rohs的要求;

Tin-Lead:铅锡合金。Tin占85%,Lead占15%,由于不符合Rohs,目前基本被淘汰;

EOL– Post Annealing Bake(电镀退火)

图片

目的:让无铅电镀后的产品在高温下烘烤一段时间,目的在于消除电镀层潜在的晶须生长(Whisker Growth)的问题;
条件:150 /-5C; 2Hrs

EOL– Trim&Form(切筋成型)

图片

Trim:将一条片的Lead Frame切割成单独的Unit(IC)的过程;
Form:对Trim后的IC产品进行引脚成型,达到工艺需要求的形状,并放置进Tube或者Tray盘中;

图片

EOL– Final VisualInspection(第四道光检)

图片

在低倍放大镜下,对产品外观进行检查。主要针对EOL工艺可能产生的废品:例如Molding缺陷,电镀缺陷和Trim/Form缺陷等;


小编小语

    本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。请注意甄别内容中的联系方式、诱导购买等信息,谨防诈骗。如发现有害或侵权内容,请点击一键举报。
    转藏 分享 献花(0

    0条评论

    发表

    请遵守用户 评论公约