前言
Si5351是一个I2C可配置时钟发生器，非常适合在成本敏感型应用中替代晶体，晶体振荡器，VCXO，锁相环（PLL）和扇出缓冲器。 Si5351基于PLL / VCXO +高分辨率MultiSynth分数分频器架构，可以在每个输出上生成高达200 MHz的任何频率，误差为0 ppm。 Si5351的三个版本可满足各种应用。 Si5351A使用内部振荡器代替晶体和晶体振荡器可产生多达8个自由运行时钟。 Si5351B添加了一个内部VCXO，并提供了灵活地替换自由运行时钟和同步时钟的灵活性。 它消除了对更高成本，定制可拉的需求，同时在宽调谐范围内提供可靠的操作。 Si5351C具有相同的灵活性，但可以与外部参考时钟（CLKIN）同步。
Si5351这个片子在国外的RF DIY上比较常见，国内也有HAM爱好者中也有讨论。这个片子价格便宜频率调谐范围能到1 MHz~200 MHz的宽频率，输出带可编程的缓冲器，可以说应用可以十分灵活了。
这个片子的应用我最初是在BITX20和NanoVNA这两个项目上见到的，Adafruit上也有模块卖。国内淘宝上也有不少商家在卖，不过价格感人。
因为我的一个RF阻抗测量项目中需要用到这个片子做RF发生和LO信号，简单记录一下。
结构
5351比较常用的型号是Si5351A-B-GTR，这颗料价格在6元左右。
Si5351基本原理很简单：首先OSC振荡器起振到外部晶体的频率，通过PLL核心倍频到高频率，然后MultiSynth小数分频器和R分频器会高精度分频这个高频率到任意频率。5351最低可以输出2.5 kHz频率。在PLL和MultiSynth间是一个路由开关，可以自由搭配两个Stage间的连接方式。
可以看出这个结构的三路输出有两路间必然有频率关联，因为公用同一个PLL核心，需要注意。
根据手册里的描述可以得知：
Si5351使用两个合成阶段来生成其最终输出时钟。第一级使用PLL将低频输入基准乘以高频中间时钟。第二阶段使用高分辨率的MultiSynth分数分频器生成所需的输出频率。只能同时输出高于112.5 MHz的两个唯一频率。例如，不允许使用125 MHz（CLK0），130 MHz（CLK1）和150 MHz（CLKx）。注意，可以提供高于112.5 MHz的多个频率副本，例如，可以在四个输出（CLKS0-3）上同时提供125 MHz，而在四个不同的输出（CLKS4-7）上同时提供130 MHz。第一级输入上的多路开关允许每个PLL锁定到CLKIN或XTAL输入。这允许每个PLL锁定到不同的源，以生成独立的自由运行和同步时钟。或者，两个PLL都可以锁定到同一源。第二级输入处的交叉点开关允许任何MultiSynth分频器连接至PLLA或PLLB。这种灵活的综合体系结构允许任何输出生成具有扩展频谱或不具有扩展频谱的同步或非同步时钟，并具有在每个输出上生成非整数相关时钟频率的灵活性。
输出
Si5351的输出驱动器是CMOS缓冲器，输出的是1.8V、2.5V或3.3V的方波信号，CMOS缓冲器的电压可以从VDDO上加载。从这一点上来看，方波的谐波分量比较高，5351并不太适合对RF频谱纯度要求比较高的应用场合，做吉尔伯特混频器的LO源倒是十分合适。
在BITX20中用输出增加滤波器的形式，滤除不需要的频率分量。也有NanoVNA这种利用谐波扩展频率范围的应用。
今后的实验里也需要验证一下谐波含量到底如何。
从我的需求来看的话，5351产生的RF被下变频后，对低中频再进行一次选频应该影响不是很大，况且我的精度需求也没有那么高。
|
