|
完成一版初步的ＲＴＬ代码之后，想看看综合后的门级电路是怎么样的，如果想用图形界面的方式浏览电路图，可以使用ｇｕｉ＿ｓｔａｒ 就可以进入图形界面，选择有ｓｃｈｅｍａｔｉｃ带电路图的图形按钮进行双击就可以进入ｔｏｐ＿ｃｅｌｌ单元电路总图，电路总图中有例化的IO PAD ｍｏｄｕｌｅ ｉｎｓｔａｎｃｅ ｎｅｔ ｐｉｎ 等，项目一般采用层次化设计的，可以选择想要的模块名双击一层一层的往下走，直到ｓｉｎｋ单元。 查找层次的时候，最好要熟悉ｒｔｌ代码，看看代码的层次路径与综合后的门级网表的层次是不是一致的，不一致也是正常的，综合过程中也可以允许工具打散层次结构，重新组合逻辑单元层次，优化逻辑单元个数节省面积、优化逻辑基数提高减少路径延迟单元、更改单元的驱动能力节省功耗，或多或少的导致单元实例的层次路径不一致、逻辑单元的ＰＩＮ的层次化路径不一致。 除了用图形的方式查找，还可以使用命令的方式去执行，在后端设计中也经常用到，比如在时序分析之后，发现某条路径上时序紧张，其中路径上有个ｂｕｆｘ２的延迟比较大，我们想用一个大的驱动单元来更改驱动，我们不想看库说明文档，首先要知道库名称，然后通过查找库中的ｂｕｆ的ｆｏｏｔｐｒｉｎｔ信息，就可以找出功能相同的单元不同的驱动能力，选择一个合适的驱动能力的单元驱动减少线延迟和器件延迟，ｇｅｔ＿ｌｉｂｓ 采用该命令可以列出综合是用到的各种库名称。然后使用ｇｅｔ＿ｌｉｂ＿ｃｅｌｌｓ 得到想要的单元： ｇｅｔ＿ｌｉｂ＿ｃｅｌｌｓ －ｒｅｇｅｘｐ ｓｔｄ＿ｍａｘ／ｂｕｆ＊ ｓｔｄ＿ｍａｘ是库名，－ｒｅｇｅｘｐ 使用正则表达式把要想查找的单元过滤出来，这样可以非常方便的搜索库单元信息，不需要花费大量的时间去查找库数据手册。 后期再聊综合其他命令，有助于提高工作效率的命令。 |
|
|
