|
在过去的三四十年里，半导体行业发生了巨大的变化。早在1980年左右，一些较大的半导体公司有着很强的垂直整合能力，不仅设计和制造自有产品，甚至还制造自己的加工设备和内部EDA工具。然而今天，几乎每个半导体公司都使用第三方设备进行IC制造，并使用第三方EDA工具和第三方IP来完成设计。而导致半导体行业解集的一个关键因素是开放标准的普遍使用。 虽然大众对开放标准没有普遍认同的定义，但人们普遍认为，它们是在合理和非歧视的基础上提供的。在很多情况下，特别是在SoC设计中，这种标准是以免版税的方式提供的。许多开放标准由独立机构拥有，并非私企所有，如IEEE、OSI和IETF等。在这种情况下，标准的进一步发展是通过一个有广泛参与的开放过程来实现的。
开放标准和SOC设计 关于如何看待SoC的开放标准，需从硬件和软件两个角度来分析。对于嵌入式软件，C和C 已经被确立为开放标准。因此，中间件和实时操作系统（RTOS）经常使用这些语言中的一种作为源代码提供。在存在处理器或外围设备依赖性的情况下，一些移植可能是必要的，但通常设计团队可以轻松解决移植问题。 在目前的许多设备中，特别是在物联网中，一个SoC拥有有线或无线通信。这种链接需要基于开放标准的通信协议，如以太网或蓝牙LE。这样的联网设备也需要安全性，而开放标准恰好又能实现安全通信。 在数字硬件设计中，微架构是用硬件描述语言描述的。Verilog和VHDL都是IEEE的开放标准，RTL描述被综合到门级。处理器和外设经常通过AMBA总线连接，而AMBA总线是Arm公司拥有的一套免收版税的标准。 在验证方面通常使用UVM（通用验证方法）来完成，这也是一个由Accellera工业组织管理的开放标准。功率可以用UPF来表达，UPF也是Accellera的另一个标准。 最后在物理设计层面上，硅制造需要布局。几十年来，最初在Calma开发的GDSII一直被用作主要的交换格式。而从最近开始，OASIS已被用作硅布局的开放标准。
开放标准的优势 开放标准给工业界带来了许多好处。首先，它们提供了芯片之间、软件包之间和设计工具之间的互操作性，从而使得解集成为可能。 其次，如果有了开放的标准，就有机会发展产品和供应商的生态系统。例如有了C语言，就有了大量的软件开发工具，以及中间件和RTOS产品，供嵌入式软件重复使用。在硬件层面，有大量的EDA工具使用开放标准，如Verilog、UVM和OASIS等。这意味着开发团队有广泛的供应商选择，而不需要依赖单一的供应商。 第三，一个开放的标准意味着已经完成了一个层次的规范，允许产品公司通过实现而专注于产品差异化。 然而在开放标准中存在一个明显的差距，这是一个显而易见却又容易忽略的问题。ISA代表了硬件和软件之间最重要的接口，但这在历史上几乎一直是专有ISA的专利。
利用RISC-V缩小开放标准中的差距 随着RISC-V的出现，行业第一次有了一个真正开放的ISA标准，并得到了真正意义上的工业支持。ISA将非常轻量级的基本整数指令集与标准和自定义扩展的灵活性结合在一起。RISC-V ISA没有指定的微架构，比如Codasip开发的具有三、五和七级流水线的RISC-V处理器内核，从而使得设计者能够根据自身需求匹配一个内核。IP供应商因微架构而异。 这一做法对嵌入式软件供应商和SoC开发人员来说最为直接的好处是，以二进制文件（以及源代码）的形式提供中间件有足够的的吸引力。这一点有助于通过简化嵌入式软件开发人员的工作任务而加速RISC-V的采用。 一个生态系统迅速扩大的催化剂是开放ISA架构的普遍使用，包括处理器IP供应商、软件开发工具供应商、软件公司和半导体公司等行业参与者。就像在网络领域，令牌环的专有产品在1990年左右被不断增长的以太网生态系统挤掉一样，我们可以完全期待专有ISA架构在未来十年内被RISC-V替代。 最后，对于开发自有处理器内核的公司来说，基本指令集是可以免费使用的。RISC-V ISA的模块化和可扩展性意味着基本指令已经被定义，而开发者可以专注于他们的内核或加速器的具体附加值。 就目前来说，采用RISC-V是嵌入式SoC开发者的一个低风险选择。SoC开放标准中的关键差距已经缩小，这对软硬件开发者来说有利无弊。
本文内容仅代表作者观点，不代表平台观点。 如有任何异议，欢迎联系我们。 如有侵权，请联系删除。 |
|
|
