Chiplet的光刻成本可能更高？

为各种逻辑和内存工艺节点建立一个按工具类型划分的半导体工厂资本支出模型，需要跟踪光刻支出如何随着各种节点缩小而演变。从28nm开始，到第一代FinFET节点发展到第一个EUV节点，再到第一个Gate All Around Nanosheet节点（3nm和2nm）。不同的节点光刻花费的百分比有很大不同。

不同工艺节点光刻占成本的对比，来源ASML

光刻支出与沉积与蚀刻的演变对ASML、Lam Research、Applied Materials、Tokyo Electron等公司的相对表现有很大影响。在进行研究时，最重要的一个方面是每单位成本每个DUV或EUV层的曝光量以及它们的数量。

传统观点认为，更大的模具成本会成倍增加。较大的芯片尺寸会增加成本，因为缺陷更有可能影响较大的芯片。这是Chiplet革命背后的主要驱动力之一。

这种传统的思维过程可能是完全错误的。让我们使用一个带有图片的假设示例来解释较小的模具如何制造成本更高。

假设一个Fabless设计团队正在决定是制作单个大型单片芯片还是2个小芯片MCM设计。左边是一个装满25mmx32mm、800mm2芯片的晶圆。右边是一个装满13.5mmx32mm、432mm2芯片的晶圆。2个小芯片设计每个小芯片的硅只增加8%，这与AMD使用其当前小芯片CPU所经历的开销相似。尽管两个节点已被模拟为每平方厘米具有相同数量的缺陷(0.1)，但两种设计之间无缺陷的裸片数量差异很大。单片设计每个晶圆有30个优质裸片，而Chiplet MCM设计每个晶圆有79个优质裸片。假设所有有缺陷的模具都必须作废。如果没有芯片良率收获，设计公司单片设计每片晶圆只能卖30个产品，而chiplet MCM设计可以卖39.5个。

通过使用Chiplet和MCM，每个晶圆的产品数量增加了约30%。如果假设每个晶圆的成本为17000美元，那么单片无缺陷硅芯片的成本为567美元，而Chiplet MCM每个无缺陷硅芯片的成本为215美元，而两个则为430美元。显然，如果我们忽略任何功耗、芯片收获和封装成本差异，设计团队应该选择Chiplet MCM，因为它们可以为每个产品节省 136 美元。

那么Chiplet的MCM真的会节省成本吗？

在这个假设场景中，假设产品使用代工5nm级节点。假设这家代工厂以约17000美元的价格出售这些晶圆，毛利率约为50%。以下是按消耗品或工艺步骤划分的成本细分，包括工具折旧、维护成本、电力使用、员工成本分配等。

这些数字与实际数字可能相差很多，但一致的是最大核心成本是光刻。光刻占加工晶圆成本的近1/3。光刻成本只是一个平均假设，根据选择的裸片尺寸，它可能会有很大差异。

光刻工具会不加选择地在晶圆上曝光。它需要知道在哪里用光刻曝光，在哪里不曝光。光掩模是包含芯片设计从而阻挡光线或允许光线通过以曝光晶片。领先的5nm代工设计将有十几个EUV光掩模和另外几十个DUV光掩模。这些光掩模中的每一个都对应于晶圆上的一个特征或特征的一部分，并且对于每个芯片设计都是唯一的。通过光刻和所有其他工艺步骤的循环，一家代工厂可以在大约10周的时间内在晶圆上制造出特定的5nm芯片。

DUV光掩模

标准光掩模为104mmx132mm。然后，光刻工具通过光掩模曝光，以4倍放大率在晶圆上打印特征。该区域为26mmx33mm。大多数设计不能与26mmmmx33毫米完美对齐。

通常，芯片设计较小，因此光掩模可以包含多个与上图相同的设计。即使这样，大多数设计也不能完美地适应26mmx33mm的面积，因此通常该光掩模的一部分也没有曝光。

如果芯片是12mmx16mm，可以在每个掩模版上安装4个芯片。这里的标线利用率非常高，因为只有一小部分标线没有曝光。对于25mmx32mm的单片芯片，我们在狭缝和扫描方向上不使用1mm。那个标线的利用率同样很高。对于Chiplet，它是13.5mmx32mm。该模具太大，无法在标线板上并排放置2个模具，因此每个标线板只能有1个模具。下图显示了上述示例的一些可视化。

光罩利用率低有什么问题？

当我们缩小到晶圆级处理过程时，光罩利用率成为一个巨大的成本问题。放置在光刻工具和工具中的晶圆一次暴露晶圆1标线片场的一部分。如果使用完整的26mmx33mm掩模版，则光刻工具以最少的步骤数跨过300mm晶圆，12个掩模版区域宽和10个掩模版区域高。如果分划板利用率较低，则工具必须在每个方向上更多次跨过晶圆。

当比较单晶圆上的25mmx32mm单片芯片与13.5mmx32mmChiplet MCM设计时，Chiplet需要的步骤是单片设计1.875倍。

现代DUV和EUV工具具有狭缝和扫描功能。狭缝（26毫米）就是曝光的部分，光刻机扫描（33毫米）穿过十字线区域。下面这张来自ASML的关于High-NA EUV的gif展示了这个概念。使用High-NA EUV，狭缝最大仍为26mm，但扫描路径减半。生产力的主要损失是晶圆台必须移动的速度。

想象一下，如果相反，狭缝减半。吞吐量影响会大得多。将单片设计与Chiplet MCM设计进行比较时，光刻工具时间显著增加，因为必须扫描1.875倍。这是因为狭缝的很大一部分没有得到充分利用。虽然在晶圆加载时间方面仍有一些效率，但光刻工具的大部分成本是扫描时间。因此，每片晶圆的内部成本显著上升。

在这种假设情况下，代工厂现在每片晶圆的光刻成本要多花2174美元。这是一个代工厂无法忍受的巨大的成本增加，对于代工厂来说大批量客户的利润已经很少了。

未充分利用掩膜板上的狭缝导致的成本增加意味着代工厂不会以17000美元的价格出售这些晶圆来维持50.2%的毛利率。相反，他们将以21364美元的价格出售这些晶圆。单片产品的无缺陷硅成本仍为567美元。每个裸片的无缺陷硅成本不是215美元，而是270美元。每件产品不再是430美元，而是541美元。

Chiplet与单片的决定现在变得更加困难。一旦考虑到封装成本，单片芯片的制造成本很可能会更便宜。此外，小芯片设计存在一些电力成本。在这种情况下，构建一个大型单片芯片绝对比使用Chiplet/MCM更好。

此示例是选择用于演示标线利用率点的最坏情况。这种简单化和假设性的分析还有很多注意事项。此外，与其他工艺步骤相比，5nm之前以及进入栅极之后的大多数其他工艺节点都具有较低的光刻成本。大多数Chiplet架构可能会提高而不是降低标线利用率。

*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。