Physical Verification 介绍——LVL

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第六个系列【Physical Verification】的第九篇文章，本篇文章主要介绍LVL相关内容：

01

—

什么是LVL?

• LVL = Layout Versus Layout

• 版图与版图文件的对比。

• LVL主要是验证两个版图文件是否是一致的，保证tapeout的数据的准确性，一般情况主要验证tapeout版图文件中所使用的IP，Memory，Block GDS文件是否是最终版本。

02

—

如何进行LVL验证？

• Calibre

##create xor.rule fildbdiff -system GDS -design design_name.gds design_name -refsystem GDS -refdesign ref_design_name.gds refdesign_name -write_xor_rule design_xor.rule -resultformat ASCII | tee gen_xor_rule.log##run drc checkcalibre -drc -hier 64 -turbo 32 -fx design_xor.rule | tee design.lvl.logcalibredrv -m design.gds.gz -rve xor.rules.asc

• IC Validator

icv_lvl design1.gds design2.gds -c design_name -quick

• Skipper
  

ski-flashlvl -ControlFILE ./design_config.txt -CPU 32 | tee ./design.lvl.log###design_config.txtLAYOUT INPUT1 'design1.gds.gz'LAYOUT TYPE1 GDSLAYOUT TOP1 design1LAYOUT INPUT2 'design2.gds.gz'LAYOUT TYPE2 GDSLAYOUT TOP2 design2LATOUT OUTPUT 'design.lvl.gds'OA LAYER MAP FILE 'mapfile.map'SUMMARY FILE 'design.lvl.sum'

03

—

参考文献

Fusion Compiler/ IC Compiler II User GuideInnovus User Guidehttps://www./channel/UCVWaC1gXZfHNqwdl6jovsjQ