Physical Verification 介绍——ERC

mzsm 2022-06-22 发布于湖北

展开全文

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第六个系列【Physical Verification】的第四篇文章，本篇文章主要介绍ERC相关内容：

—

什么是ERC?

ERC = Electrical Rule Checking （电学规则检查）
ERC一般包含在LVS检查中，检查内容包含：Soft Connect Checking, Path Checking, Ptap/Ntap Checking, MOS S/D power & ground checking, Gate directly connecting to power or ground checking和Floating Well Checking。
LVS/ERC report中有一些Error可以waived，但有一些Error可能会造成致命错误，需要designer仔细review每一个LVS/ERC report中的Error/Warning。

—

ERC Rules

Soft Connect and Soft Check
Soft Connect: 从upper layer到lower layer的确定的连接关系（单一方向）。
Soft Check: 检查连接关系是否连接充分。
N_well和P_well 有很高的电阻值，N_well/P_well可以将两个信号连接起来。
Path Checking: 检查电路的连接关系是否丢失，一般包含四种类型：
需要连接ground path的点
需要连接power path的点
不需要连接ground path和power path的点
没有任何path的点
Path Checking Report:
Ptap/Ntap Checking
Ptap连接power，Ntap连接ground。
对Ptap检查ERC error 'PPVDD49' (except TCDDMY/ICOVL)
对Ntap检查ERC error 'NPVSS49' (except VAR/BJTDMY)
Special MOS Connectivity Checking
检查N/PMOS是否存在source/drain，一端连接POWER，另一端连接GROUND，与PMOS对应的ERC error是“mppg”，与NMOS对应的ERC error是“mnpg”。
Exceptions: (only for mnpg/mppg)如果N/PMOS的GDS中包含SDI layer则会识别为ESD器件，不进行该项检查。同时该项检查不适用于mnpg-ldd检查。

Special MOS LUP Check
对NMOS来说，source/drain直接连接power（对应ERC violation: mnpp/mnpp_mpode/mnpp_flrmos）；对PMOS来说，source/drain直接连接ground（mpgg/mpgg_mpode/mpgg_flrrmos）。
Gate Directly Connects to Power/Ground
Floating Well Check

—

LVS ERC Rules Switch

Switch 'MNPP_MPGG_VIRT_PWR_ENABLE' enable virtual power recognition for mnpp* and mpgg* ERC check.
When 'MNPP_MMPGG_VIRT_PWR_ENABLE' switch ON, ERC flag on : N1, N2', N3', P1, P1'', P2''。
When 'MNPP_MMPGG_VIRT_PWR_ENABLE' switch OFF, ERC flag on : N1, P1。