Physical Verification 介绍——LVS(3)

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第六个系列【Physical Verification】的第三篇文章，本篇文章主要介绍LVS其他相关内容：

01

—

Self_Heating-Effect Extraction

• 打开“SELF_HEATING_EFFECT_EXTRACTION”开关，将会提取器件的“odind” 'gpocrdx' 'gpocrdy' 参数，这些参数可以用于后仿中检查SHE multi-finger效应。

• odind: index of each OD。

• gpocrdx, gpocrdy: x,y为每个器件的中心坐标点。
  

02

—

Number of Fin Handing

• NF Handing in Model

  BSIM4 planar model: w = w_total = nf*w_single

  
  

  BSIMCMG FinFET model: nfin = nfin_single

  

• FinFET NF handing in LVS

  在进行LVS验证时，需要将'nf'转换为对等的'm'：m'=m*nf

  例如：原始网表为: M1 D G S B nch nfin=3 l=0.02 nf=2 m=3，转化为：M1 D G S B nch nfin=3 l=0.02 m=6

• FinFET MOS Parallel Reduction: 在LVS验证时，需要将并联的MOS管改为一个等效宽度的MOS管进行LVS验证。

  例如：在layout中，有两个nfin=3的并联MOS，总的nfin=6，在网表中就只有一个nfin=6的MOS管，在进行LVS验证时，需要将layout中的两个MOS合并，开启“LVS_REDUCE_PARALLEL_MOS” 开关（default: off），nfin = sum(nfin)。

  
  

03

—

Flicker Noise Corner Extraction

• 打开“FLICKER_CORNER_EXTRACTION”开关，可以提取多并联器件的所有相关参数，这可以用于处理器件的flicker noise corner。

  
  

04

—

Unrecognized Device Checking

• 不能识别的器件检查可以通过switch 'unrecognized_device_checking'控制，默认是关闭的。

• 不同器件的识别层通过foundary DRM truth table来确定。

• 例如：unrecognized MOS > MOS with both VTS_N和VTS_P layers

                    
  

05

—

PSUB2 Layer Usage

• PSUB2是LVS dummy laryer，用于隔离单独的p-well，以waived多电压域中SoftCheck Errors。

• PSUB2不是一层制造的mask layer，只是一个表记识别层，并不能实现在物理上进行p-well的隔离作用。

• PSUB2可以将某个区域单独隔离，以防止出现soft connect error：

  

• Isolated PSUB 建议：

  一般情况不建议customer使用PSUB2来隔离PSUB区域。

  如果需要使用PUSB2，需要设计人员和layout人员确认。

  最好使用DNW层隔离NWell。

  
  

• PSUB2 Region识别：PSUB2 = PSUB2 NOT (SRDOD CUT PSUB2)

  
  

06

—

参考文献

Calibre User Guide