Power 介绍——Dynamic Power

mzsm 2022-06-22 发布于湖北

展开全文

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第四个系列【Power】的第三篇文章，本篇文章主要介绍Dynamic Power相关内容：

—

什么是Dynamic Power?

动态功耗(Dynamic Power)：晶体管在翻转跳变过程中引起的功耗，包括动态翻转功耗(Switching Power)和短路功耗(ShortCircuit Power)。
动态翻转功耗(Switching Power)：CMOS逻辑门输出电平发生翻转时对负载等效电容(输出节点晶体管电容，输出互联线电容，被驱动门输入电容)充放电产生的功耗。这部分功耗包括：output switching power和internal switching power。
Output Switching Power和cell type无关，主要取决于cell输出的有效负载电容(输出节点晶体管电容，输出互联线电容，被驱动门输入电容)，翻转概率和电压大小。

Internal Switching Power的大小不仅和cell的内部节点有效电容，内部节点翻转概率，电源电压大小有关，还和cell type有关系。internal power大小一般通过.lib文件获得（internal power还包含shortcircuit power）。

短路功耗(ShortCircuit Power)：在输入信号翻转过程中，会存在PMOS和NMOS短时间同时导通的状态，从而形成一条从VDD到GND的直流通路，该通路产生的功耗为短路功耗。短路功耗一般包含在internal power中，通过.lib计算查找得到。

—

如何计算Switching Power?

以反相器为例，当输入从高电压到低电压时，PMOS开启，VDD向负载电容充电，负载电容电压从0升高到VDD，此时从VDD上获取的能量为EVDD=CL*VDD*VDD，存储在负载电容上的能量为Ec=0.5*CL*VDD*VDD，PMOS器件消耗的能量为Ep=0.5*CL*VDD*VDD。

当输入从低电压到高电压时，NMOS开启，负载电容通过NMOS器件放电到GND，负载电容电压从VDD变为0，此时存储在负载电容上的能量全部释放，NMOS器件消耗的能量为负载电容释放的能量En=Ec=0.5*CL*VDD*VDD。

—

如何计算ShortCircuit Power?

以反相器为例，理想短路功耗的理论计算方法。

短路功耗计算公式：Psc=Isc*VDD 或者 Psc=VDD*Tr*Qx (Tr: 翻转率，Qx：一次翻转从电源到地的电荷量)。
短路功耗电容模型计算公式：Psc=Csc*VDD*VDD

—

如何计算Pass Transistor Switching Power?

以NMOS pass-transistor为例，计算Switchig Power。

—

电压源模型和电流源模型计算Switching Power对比

电压源模型(NLDM)：通过恒定电压对负载电容进行充电。该模型缺点是电阻R阻值大小会影响电阻上功耗的大小而不是固定值0.5*C*V*V。
电流源模型(CCS)：通过恒定电流源模型对负载电容进行充电。该模型考虑了电阻上功耗的大小受阻值R大小的影响，相比于电压源模型更准确。并且随着充电时间的增加，电阻消耗的功耗降低。

电压源模型和电流源模型对比：
当充电时间T>2RC时，电流源模型计算的功耗小于电压源模型计算的功耗。
当计算电压源模型输出电压在0%-90%时，充电时间约等于2.3RC。

—

如何优化Dynamic Power?

Switching Power的优化：主要降低翻转率、电源电压和负载电容。
工作电压与switchig power是平方关系，降低工作电压可以显著降低功耗。（多电压域，动态电压调整DVS）
翻转电容来自电路中互联线和晶体管。（良好的布局布线可以降低互联线电容：wire cap；选择较小的逻辑级数和较小的晶体管器件可以降低器件翻转电容：transistor cap；减小器件的扇入扇出可以降低负载电容：pin cap）
降低工作频率。（降低工作频率会显著影响芯片性能；多频率域，高速电路高频率，低速电路低频率；时钟门控减少无效翻转）
ShortCircuit Power的优化
输入信号的transition越大，上拉网络和下拉网络同时导通的时间越长，短路功耗越大，降低transition有利于减小短路功耗。
当负载电容增加时(动态功耗增加)，输出信号transition相比于输入信号transition变得很大，当输入信号在开启PMOS/NMOS状态电压时，输出电压变化很缓慢，还处于接近VDD状态，PMOS的source-drain电压在该时刻接近于0，这使得PMOS器件处于关闭状态，其短路电流基本为0。反之，当负载电容很小时，输出信号transition相比于输入信号transition变得很小，PMOS的source-drain电压差很大，这会使得PMOS在某一时刻开启，产生短路电流。(负载电容增加会降低短路功耗，但会增加后一级电路的短路功耗和当前电路的动态功耗，所以最优方案是保持短路功耗占总功耗的一定比例。(eg：10～15%)