发文章
发文工具
撰写
网文摘手
文档
视频
思维导图
随笔
相册
原创同步助手
其他工具
图片转文字
文件清理
AI助手
留言交流
赞助商广告展示
来自: carlshen1989 > 《半导体》
0条评论
发表
请遵守用户 评论公约
Wafer制程及IC封装制程(大讲堂)
IC之美:常见的芯片封装技术
IC之美:常见的芯片封装技术。
ASIC新思维:从2D到3D——TSV的挑战与未来
ASIC新思维:从2D到3D——TSV的挑战与未来ASIC新思维:从2D到3D——TSV的挑战与未来。不管2.5D IC还是3D IC,高带宽低功耗都是其想达到的目的,而存储器KGD是最多会被整合进去的产品。基本上2.5D或3D I...
Fan-Out PLP成本优势显著,力成6月量产获联发科封测订单
FOPLP封装技术日后很可能导入到联发科RF射频等领域。说到FOPLP(Fan-Out Panel Level Package,扇出型面板级封装)技术,就不得不提及FOWLP(Fan-Out Wafer Level Packaging,扇出型晶圆级封装)与InFO...
后摩尔定律时代,3D封装竞争硝烟已起
于是,台积电推出了WLSI平台,该平台包括:CoWoS封装、InFO封装,以及针对PM-IC等较低端芯片的扇入型晶圆级封装。针对2.5D封装,三星推...
电子构装结构分析
电子构装结构分析。电子构装的结构分析,简单的说是要预估结构体在承受某种负载(温度、湿度、压力、电气或是瞬间的外力作用)下的反应情...
摩尔定律成为历史后,半导体产业该怎么办?
而千呼万唤始出来的EUV微影设备就算真的在2018年之后顺利上线量产,在终端应用市场如PC、智慧型手机等成长停滞、缺乏大量需求的趋势下,...
物联网浪潮来袭半导体迎接新市场
在此合作案中,台积电提供55纳米超低耗电制程(55ULP)、40 纳米超低耗电制程(40ULP)、28纳米高效能精简型强效版制程(28HPC+)、以及16纳米...
行业洞察 I 3D 封装与 3D 集成有何区别?
使用现成的晶粒(Chiplet),可缩短 IC 的设计周期,并降低集成的复杂性。裸片之间没有 I/O 缓冲器,这意味着并行设计和分析必不可少,...
微信扫码,在手机上查看选中内容