|
近年来，基于先进封装集成技术的Chiplet技术已成为驱动设计效率提升的重要方式。 随着制程的不断迭代，芯片设计成本与制造成本均呈现指数型的增长趋势。 根据Universal ChipletInterconnect Express (UCIe) ，28nm制程的芯片设计成本约0.51亿美元。但当制程提升至5nm时，芯片设计成本则快速升至5.42亿美元，成本提升近十倍。 系统级封装、Chiplet等先进封装技术成为行业技术演进的关键路径。 据 TF SECURITIES 预计，2024 年 Chiplet 的市场规模将达到 58 亿美元，Chiplet 的全球市场规模将迎来快速增长。#芯片# Chiplet（芯粒）行业概览Chiplet（芯粒）是一种可平衡计算性能与成本，提高设计灵活度，且提升IP模块经济性和复用性的新技术之一。 Chiplet是指预先制造好、具有特定功能、可组合集成的晶片（Die），应用系统级封装技术(SiP)，通过有效的片间互联和封装架构，将不同功能、不同工艺节点的制造的芯片封装到一起，即成为一颗异构集成(HeterogeneousIntegration)的芯片。  Chiplet实现原理如同搭积木一样，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，通过先进的集成技术（如3D集成等）集成封装在一起，从而形成一个系统芯片。 通过芯片异构集成，将传感、存储、计算、通信等不同功能的元器件集成在一起，成为解决只靠先进制程迭代难以突破的平衡计算性能、功耗、成本的难点。 该模式兼具设计弹性、成本节省、加速上市等优势。 Chiplet异构集成示意：  |
|
|
