分享

什么是PCB设计项目中的网表?

 李清龙1023 2023-05-04 发布于安徽

在 ECAD 软件和 PCB 布局编辑器的幕后操作是定义元件之间连接的重要数据集。此数据集通常存储在单个文件中,称为网表。不同的CAD系统具有不同的网表格式,但它们在PCB设计软件中起着重要作用:定义组件之间的连接。

网表从原理图开始

所有网表都是在电路级别定义的,并由CAD工具根据原理图中的电路图构建。原理图编辑器将在您放置元件和绘制电路时自动或使用手动编译器工具创建网表。然后,网表可用于其他CAD系统,例如SPICE仿真程序或PCB编辑器。根据安捷伦的一份旧文档,早期的微波CAD工具和模拟器也使用自己的网表来执行带有S参数的线性微波电路分析。

无论如何使用网表,它都将包含一组遵循特定格式的人类可读数据。从技术上讲,只要原理图符号可用,就可以从网表中以图形方式重建整套电路,尽管这通常是在CAD系统之间转换文件格式时完成的。

线表网表导出
WireList 网表导出的一部分,显示参考指示符上分组的引脚号之间的连接,以及引脚类型和元件名称/说明。

由于所有网表都定义了元件之间的电气连接,因此它们是通过电路绘图工具或原理图捕获程序创建的。然后,无论是在Altium Designer还是其他PCB CAD工具中,PCB设计软件中使用的原理图网表都用于定义PCB布局中元件焊盘之间的连接。

徽标-铝
无与伦比的原理图捕获

轻松设计任何复杂程度的原理图。

网表的类型

由于网表从原理图开始,因此它们类似于您在ECAD软件的PCB项目中使用的原理图类型(平面与分层)。

  • 平面网表 -与分层网表相比,此类网表仅包含电路或设计中实现的所有连接。大多数网表,例如SPICE网表,将是平面网表。
  • 分层网表 -在FPGA开发中通常也称为分层网络,它定义了网络之间的一些分组。在PCB设计中,网络通常按原理图分组,而在FPGA中,网络可以按组或为目标器件开发的实例化逻辑分组。
  • 示意图网表 -这些网表直接从原理图捕获程序导出,并且可以转换为平面网表,即使项目是分层的。
  • 辣酱网表 -在SPICE仿真包中用于定义内部组件或功能之间的电气连接,以定义电气行为。这些用于进行数值计算并定义在电路中其他节点观察到的电压/电流值(见下文)。

其中每个都可以以特定于供应商的格式提供。例如,LTSpice 使用的 SPICE 网表数据格式与 PSpice 使用的数据格式不同。PCB设计或原理图捕获软件生成的原理图网表也是如此。还有一些供应商中立的格式可以在 ECAD 软件内部或外部使用。

供应商中立格式

尽管网表在电子 ECAD 程序、CAM 软件和 EDA 软件中具有特定的用途,但没有一种文件格式用于网表。虽然数据通常采用人类可读的格式,但网表文件中使用的数据结构并未在所有 CAD 供应商中标准化。

尽管网表格式的范围各不相同,但有一些供应商中立的文件格式可用于检查设计中的连通性。一些最突出的供应商中立格式包括:

  • EDIF(电子数据交换格式)
  • IPC-D-356
  • IPC-2581

网表的用途

在逻辑级别创建网表后,即可将其用于PCB编辑器,仿真程序和CAM软件。

徽标-铝
简单、强大、现代

全球最值得信赖的PCB设计系统。

空气线(鼠巢)结构

您的CAD程序可以使用网表中的文本信息来确定PCB布局中焊盘之间的等效连接。当两个焊盘分配给同一个网络时,PCB编辑器将在其设计规则中使用该连接来检查开路/短路,突出显示网络连接性,并构建空气线以帮助PCB布线

PCB布局将包含定义元件位置和方向的坐标和旋转,元件数据将包括元件原理图符号中出现的每个引脚的相对焊盘位置。由于网表定义了符号中每个焊盘之间的连接,因此焊盘之间的相同连接数据可用于在PCB编辑器中绘制焊盘之间的空气线。这是ECAD软件用于显示未连接网络之间的空气线的基本原理。

 

模拟和验证

仿真程序,特别是SPICE仿真引擎和专用电路仿真器(例如SiMetrix),将使用网表中定义的电路连接来构建电气仿真。在使用网表构建和运行仿真时,仿真器不一定区分不同类型的组件或信号类型(模拟与数字)。相反,网表中的信息是指组件,并且连接到这些组件的仿真模型或子电路用于执行仿真的数值计算。

徽标-铝
简单、强大、现代

全球最值得信赖的PCB设计系统。

    超越 ECAD/EDA 软件

    网表还用于原理图捕获和PCB布局以外的领域,它们可能是PCB设计软件所需的文件导出之一。还有两个重要领域也使用网表:

    • 印刷电路板制造 -作为制造/组装前设计和工程审查的一部分;格式包括 WireList 和 Telesis
    • FPGA 开发 -用于基于逻辑门连接在系统级定义逻辑功能;格式包括Verilog和EDIF

    在FPGA开发中,Verilog/VHDL格式可以表达的不仅仅是电路中节点之间的连接。在PCB制造中,它们的使用也离电子设计更远,更侧重于验证工具中的连接性,因为它在设计文件中逻辑地表示。

    以下面显示的网表验证为例。正在使用 CAM 软件包来检查从 Gerber 导出推断的连接是否与网表中逻辑定义的连接匹配。在这种情况下,两个不同名称的网之间存在短路;由于某些规则被挥动或覆盖,这可能不违反PCB设计规则,但CAM软件中可能会发现此类错误。

    凸轮网表

    CAM 软件可以使用网表输出来验证网表中定义的逻辑连接是否与将用于生产 PCB 的制造数据(Gerbers、ODB++)中的实际连接相匹配。ODB++ 导出将包括此验证和自动测试(例如使用飞针)所需的网表。使用 Gerber 时,可以使用 IPC-D-356 网表、WireList 或其他格式来验证制造文件中的连接。

    当您想要一个能够自动同步 PCB 布局和原理图的高效 ECAD 软件包时,请使用铝设计家®.当您完成设计并希望将文件发布给制造商时,Altium 365™平台可以轻松协作和共享您的项目。

    我们只是触及了Altium 365上使用Altium Designer的表面功能。立即开始免费试用Altium Designer + Altium 365

      本站是提供个人知识管理的网络存储空间,所有内容均由用户发布,不代表本站观点。请注意甄别内容中的联系方式、诱导购买等信息,谨防诈骗。如发现有害或侵权内容,请点击一键举报。
      转藏 分享 献花(0

      0条评论

      发表

      请遵守用户 评论公约

      类似文章 更多