|
本文翻译自Cadence “Breakfast Bytes” 专栏作者Paul McLellan文章"DDR5 Is on Our Doorstep"。 space
在台积电的OIP生态系统论坛上，Cadence的Marc Greenberg和Micron（美光）的 Ryan Baxter就DDR5的挑战和解决方案发表了演讲。由于工程耗时较长，两家公司决定不再等待DDR5标准的出台而共同制定了一个与他们所预期的最终标准相接近的详细规格。其中，Cadence开发DDR5的接口IP, Micron则开发DDR5 DRAM的原型。此举的另一动机也是以此证明互操作性是证明标准合规性的唯一真实可行的方法。从左上方结果的数据眼图可以看到数据4400Mbps都可以正常工作。
今年早些时候，Marc向我解释说： 由于物理学的规律，随着内存芯片越来越大，它们变得越来越慢。当在1X内存技术中构建16Gb芯片时，距离会变得非常长，使得很多核心时序参数问题变得更加严重。这导致了内存跟不上CPU发展，于是不得不对其进行过度设计使其变得更大，如此形成了恶性循环。但是为了能拥有更多的数据集、更大的数据库和更大的设计体量，所有人都希望每个服务器里能有更多的内存。内核的速度保持不变，I/O的速度却越来越快。
（点击查看大图） 上表显示了三个主要市场中DDR5（包括LPDDR5）的预期采用趋势：服务器、PC和消费/工业设备（我认为移动设备归于此类）。第四列进程节点代表的是SoCs与DDR5 IP结合的工艺节点。内存技术有其自身的发展路线和命名惯例。
DDR5不仅仅可以比之前的技术以更快的速度实现，它还具有：
考虑除速度增加以外的所有因素的话， DDR5 3200的带宽已经比DDR4 3200提高了1.36倍。再加上提速的影响，DDR5 4800比DDR4 3200的带宽就提高了1.87倍，接近2倍。 Ryan表示在明年的晚些时候，市场将推出以亚18nm工艺节点制造的16Gb生产设备。DDR5允许未来扩展，但当DRAM制造达到10-12nm时，由于对芯片的要求大幅增加（可变的滞留时间及其他原子级现象），我们仍需对其扩展的可能性投入大量工作。 Marc进而表示Cadence已经拥有使用7nm和7nm+ IP的设计作为开端，未来将继续开发更先进的技术。尽管目前仍专注于服务器和客户端，消费和工业领域的发展会紧随其后。 DDR5具有革命性的性能优势。2022年，人人都将使用它。 space *原创内容，转载请注明出处：https://community.
|
|
|
现在DRAM市场上的谈论热点是DDR5。很多人可能以为JEDEC已经确定了其标准，但实际上它在技术上仍处于开发阶段。我认为最终的DDR5标准有望在年底前出台。
DDR3和DDR4转换的最大驱动力是客户及移动设备，而DDR5的主要驱动因素则是对带宽的需求。由于系统内存带宽跟不上服务器CPU核心数量的增长，服务器因此需要更大的内存带宽。更严格来说，内存带宽在很多年前就已不是由处理器速度的增长所驱动，而是所需要的相应内存带宽的增长驱动。现在，硅片空间被用于为每个芯片添加更多的内核。从密度的角度来看，DRAM的扩展越来越具有挑战性从而导致了不匹配。右侧的图表以图形方式展示了这一点，最底部的浅蓝色线代表每个内核的带宽（基本不变），黄线代表CPU内核的数量，深蓝色线则代表系统内存的带宽。
右侧图表显示了市场的细分状况，随着中间红色代表的DDR5不断增长，顶部棕色代表的LPDDR5也在同期增长，并预计在2022年共同占据市场份额的三分之一。
