他的首页
他的馆藏
他的动态
馆友反馈
关于他
| 共 4 篇文章 |
|
12、测试文件中调用源文件模块，则测试文件开头必须用`include “file.v”包含测试文件开头如果没有`timescale，则会默认是`timescale 1ns/1ns 2011.7.513、警告：Warning: (vsim-3009) [TSCALE] - Module ''decode4_7'' does not have a `timescale directive in effect, but previous modules do.原因:在测试文件中有：`time... 阅1696 转4 评0 公众公开 14-02-21 10:08 |
任意波特率，任意分频比。FPGA通常运行在远高于115200Hz的时钟频率上（对于今天的标准的来说RS-232真是太慢了），这就意味着我们需要用一个较高的时钟来分频产生尽量接近于115200Hz的时钟信号。从1.8432MHz的时钟产生通常RS-232芯片使用1.8432MHz的时钟，以为这个时钟很容易产生标准的波特率，所以我们假设已经拥有了一个这样的时钟源。所以 &q... 阅1511 转6 评0 公众公开 14-02-20 15:45 |
Verilog-2001BehavioralandSynthesisEnhancements.HDLCON2001Verilog-2001Behavioraland.Rev1.3SynthesisEnhancements.Verilog-2001Standard[1],includingsomeoftherationalthatwentintodefiningtheadded.Verilog-1995[3]permitteduserstoopenupto31filesforwriting.Verilog-1995andearlierhasapeculiar,notwidelyknown"feature"(doc... 阅23 转0 评0 公众公开 14-02-20 09:53 |
3) 端口信号排列要统一，一个信号只占一行，最好按输入输出及从哪个模块来到哪个模块去的关系排列，这样在后期仿真验证找错时后 方便很多。系统级信号指复位信号，置位信号，时钟信号等需要输送到各个模块的全局信号；5. 模块之间的接口信号的命名。若某个信号从一个模块传递到多个模块，其命名应视信号的主要路径而定。6. 模块内部信号：模块... 阅521 转1 评0 公众公开 14-02-19 21:09 |
