| 共 64 篇文章 |
|
阅328 转0 评0 公众公开 20-10-31 16:36 |
阅150 转0 评0 公众公开 20-10-31 14:28 |
「manually」解决allegro16.6中place manually 不显示放置器件框问题之一manually 最小化“Placement”对话框后不能再显示。执行Place->Manualy…后没有显示"Placement"对话框，主窗口状态如下，注意红圈区域。这时关闭Allegro，找到C:\SPB_Data\pcbenv\allegro.geo，用记事本打开，找到类似红框标识的行。重新开启Allegro，一切... 阅511 转1 评0 公众公开 20-08-07 11:48 |
Test Via to Route Keepout Spacing.Test Via to Via Keepout Spacing.Through Via to Via Keepout Spacing.Pin/Via Soldermask to Pin/Via Soldermask.SMD Pin to SMD Pin Spacing.SMD Pin to Test Pin Spacing.Test Pin to Test Pin Spacing.SMD Pin to Test Via Spacing.Test Pin to Test Via Spacing.BB Via to BB ViaSpacing.BB Via to Te... 阅457 转1 评0 公众公开 20-02-05 20:46 |
Cadence Allegro PCB中误删封装丝印如何恢复。我们在设计项目过程中，有些时候由于误操作删除了元件封装的丝印，例如器件的丝印或者元件的位号，以及封装的丝印边框等等，如下图所示：平时遇到误删元件封装丝印，我们通常的解决办法是通过更新网表的方式更新封装，或者通过菜单栏Place-update symbol的方法更新PCB封装。而在Allegro16.6版本中R... 阅2141 转0 评0 公众公开 19-08-07 19:00 |
Test Via to Route Keepout Spacing.Test Via to Via Keepout Spacing.Through Via to Via Keepout Spacing.Pin/Via Soldermask to Pin/Via Soldermask.SMD Pin to SMD Pin Spacing.SMD Pin to Test Pin Spacing.Test Pin to Test Pin Spacing.SMD Pin to Test Via Spacing.Test Pin to Test Via Spacing.BB Via to BB Via Spacing.BB Via to ... 阅238 转1 评0 公众公开 18-06-17 12:08 |
Allegro skill:如何实现元件对齐功能。向allegro.ilinit文件中添加如下一行：load("align_sym.il")并保存. 也可以在ENV中加入快捷键，调用更加方便：打开ENV，在里面添加一行alias F3 align_sym保存，再打开Allegro即可使用F3调用.启动Allegro，在Console window中敲入align_sym回车即可使用对齐功能了.在Allegro的Console window中... 阅1747 转2 评0 公众公开 18-06-14 14:59 |
Allegro批量复制Via并保持net属性。使用Allegro时需要批量复制net属性是GND或是其它属性的Via：批量选中Via后点击Copy或''''''''Shift+F5''''''''然后完成复制，如图：复制完，我们可能发现，这些复制的Via的net属性不是我们想要的GND属性。注意选择上Retain net of vias可以... 阅356 转0 评0 公众公开 18-06-09 17:59 |
Allegro PCB 设计技巧：PCB走线拐弯处锯齿显示与平滑显示在用Cadence 的PCB设计软件时，总是想着与之前用的Altium Designer 画PCB的样子统一起来。发现用Allegro PCB打开一个已经画完的PCB文件后，发现PCB走线拐弯处有断裂的锯齿状，很难看，让人搞不清楚是不是连接有问题还是电脑显卡问题（我的电脑显示还可以吧）。查资料与搜索一下，原理是A... 阅337 转0 评0 公众公开 18-05-14 13:15 |
在pcb制板过程中，在pcb线路蚀刻环节，在“acid traps”处会造成pcb线路腐蚀过度，带来pcb线路虚断的问题。高频高速信号传输线应避免以90°的拐角走线，是各种PCB Design Guide中极力要求的，因为高频高速信号传输线需要保持特性阻抗一致，而采用90°拐角走线，在传输线拐角处，会改变线宽，90°拐角处线宽约为正常线宽的 1.414倍... 阅50 转0 评0 公众公开 18-05-14 13:10 |
