| 共 18 篇文章 |
|
DDR5将启航，谈谈关于规格技术的某些事2020 年7 月14 日，半导体标准化组织JEDEC（JointElectron Device Engineering Council）发布了JESD79-5 DDR5 SDRAM 标准，带来许多关键性性能强化。但当DDR5基础工作电压降到1.1V时，意味更小信号容限，所以过去由主机板负责的电源管理功能，就转移到存储器模组本身，因此DDR5会多一颗PMIC，直接控制存储... 阅14 转0 评0 公众公开 23-12-20 09:11 |
綜合以上資訊來看，DDR5 相比上一世代DDR4 的規格快上2倍讀取速度與提升4倍的記憶體容量，以及整合電源管理IC來達到工作效能優化，而各大處理器晶片廠商也已經開始陸續支援DDR5記憶體界面，如Intel Alder Lake 或AMD Zen 4，這對於未來應用市場如資料中心、5G、自動駕駛、人工智慧、元宇宙...等等的大規模應用下，驅使新世代DDR5將會更大幅度需... 阅92 转1 评0 公众公开 23-03-20 14:06 |
Intel DDR布线之Tabbed Routing一、Overview.Tabbed Routing在pin field区域用来管理该区域的阻抗，以匹配传输线在其他走线层的阻抗。由于pin field区域的非常规情况，PCB厂商一般只会测试open field的阻抗，但不会保证pin filed区域的阻抗控制。使用Tabbed Routing仍然不能保证pin field的阻抗，但可以和open field的阻抗 匹配。在pin field沿... 阅129 转1 评0 公众公开 21-11-19 15:52 |
深层高速电路板设计之Tabbed routing.Tabbed routing 是将小梯形的铜皮添加到相邻平行走线上的一种方式，以更好的控制信号线的互容和阻抗，Tabbed routing添加的地方主要是CPU Breakout部分，走线的位置上面。Tabbed routing 有下面几种方式：Conventions Routing/interdigital tabs, SoC pin field tabs, and open field/facing tabs)如下图所... 阅2220 转6 评0 公众公开 20-10-22 14:56 |
当PHY内部的检测机制检测到PHY需要进行Update时，就会通过DFI Update接口向控制器发送Update请求，在一定时间内控制需要停止所有对PHY的数据请求访问，并通过DFI Update接口回应PHY的请求，直到PHY撤销Update请求。2 DDL VT补偿原理。第一种协议：当PHY完成补偿计算后就会将vt_drift信号拉高，而PUB则会根据DFI端口Update的情况在控制器空闲状... 阅312 转1 评0 公众公开 20-03-25 14:34 |
控制器（CPU或FPGA)不停的发送不同时延的DQS 信号，DDR3 SDRAM 颗粒在DQS-DQS#的上升沿采样CK 的状态，并通过DQ 线反馈给DDR3 控制器。控制器端反复的调整DQS-DQS#的延时，直到控制器端检测到DQ 线上0 到1 的跳变（说明tDQSS参数得到了满足），控制器就锁住此时的延时值，此时便完成了一个Write leveling过程;同时在Leveling 过程中，DQS-DQS#... 阅294 转2 评0 公众公开 18-12-27 16:25 |
调校期间，分别测试DQS高电平和DQ高电平，以及DQS低电平和DQ高电平的同步情况。如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级（加一档或减一档），直到测试合格才退出OCD操作，通过OCD操作来减少DQ、DQS的倾斜从而提高信号的完整性及控制电压来提高信号品质。ODT的功能与禁止由主控芯片控制，在开机进行EMRS时进行设置，... 阅231 转3 评0 公众公开 18-12-27 16:25 |
每一颗8bit DRAM芯片都有一个DQS信号线，它是双向的，在写入时它用来传送由主控芯片发来的DQS信号，读取时，则由DRAM芯片生成DQS向主控发送。这样，对于4bit位宽芯片，两个芯片共用一个DQM 信号线，对于8bit位宽芯片，一个芯片占用一个DQM信号，而对于16bit位宽芯片，则需要两个DQM引脚。DQM信号和数据信号同时发出，接收方在DQS的上升与下降沿... 阅58 转3 评0 公众公开 18-12-27 16:23 |
SDR都是“单数据传输模式”，这种内存的特性是在一个内存时钟周期中，在一个波形上升沿时进行一次操作(读或写)，而DDR则引用了一些新的设计及技术，其在一个内存时钟周期中，在波形上升沿时进行一次操作，在方波的下降沿时也做一次操作，相当于在一个时钟周期中，DDR则可以完成SDR两个周期才能完成的任务，所以理论上同速率的DDR内存与SDR内存... 阅107 转1 评0 公众公开 18-12-27 16:23 |
DDR是在原有的SDRAM的基础上改进而来，严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR。DDR SDRAM又是在SDRAM的基础上发展而来，这种改进型的DRAM和SDRAM是基本一样的，不同之处在于它可以在一个时钟读写两次数据，这样就使得数据传输速度加倍了。也就是说我们现在使用的DDR SDRAM其实就是属于DRAM的一种，在一些内存颗粒的厂家通常会把DDR SDRA... 阅56 转1 评0 公众公开 18-12-27 16:22 |
