|
关于PLL相位域分析，有很多书中都有介绍，这里做一些小结 下面电路是利用cadence中基本元件搭建的PLL相位域模型 
cadence中基本元件搭建的PLL相位域模型
具体来说，这里的PFD+CP 利用VCCS实现， LPF直接电阻电容搭建， VCO利用VCCS对单位电容充电实现频率到相位的积分，DIV利用VCVS实现
可以看到LPF提供的阻抗为：
考虑到C1>>C2, 可以近似得到：
这样可以得到PLL相位域的环路传输函数
可以看到系统在原点上有2个极点，另外有一个零点
和一个极点
通常的分析认为相位裕度取得最大值的条件为
这里 ωT为环路传函的单位增益带宽，而 γ2=ωp/ωz=C1/C2 考虑 |H(ωT)|=1, 可以得到
故此在定下Icp，Kvco和n之后，基本的LPF参数都可以通过 ωT和 γ 来确定。 对于ωT，有论文提及其通常为PLL闭环3dB带宽的1/1.3, 实际中也可取为1/1.4~1/1.5，通过选择PLL的闭环带宽（例如1/10的参考频率以满足连续时间近似）之后，就可相应的确定ωT； 对于γ ，他确定了能得到的最大相位裕度，取值为3,4,5时对应的相位裕度分别约为53,62,67。 代入设计的各个参量如 Icp, LPF 的 r1, c1/c2, Kvco, n（div）之后，对之前的相位域模型做 stb 分析，就可得到 PLL 的相位裕度，以判断其稳定性。 
PLL频率响应
|
|
|
