FinFET是什么? 移动14nm战斗正式开始

2015在西班牙的巴塞罗那开幕了，其中在产品方面十分吸引人的是三星发布的新一代旗舰手机GALAXY S6/S6 Edge，而该款手机也如2014年所料，抛弃了高通芯片而采用了三星自家14nm工艺的Exynos 7420处理器，而该款处理器则采用了FinFET封装。14nm并不难理解，那么FinFET封装为什么说先进呢?其实，FinFET封装并不是刚刚出现的，早在上个世纪就已经在研发了，到2000年才真正成功，也是目前处理器封装方面25nm以下最佳的封装形式。

FinFET的鳍片结构精细复杂

FinFET称为鳍式场效晶体管(FinField-EffectTransistor;FinFET)是一种新的互补式金氧半导体(CMOS)晶体管。闸长已可小于25奈米。该项技术的发明人是加州大学伯克利分校的胡正明教授。Fin是鱼鳍的意思，FinFET命名根据晶体管的形状与鱼鳍的相似性。

发明人

该项技术的发明人是加州大学伯克利分校的胡正明(ChenmingHu)教授。胡正明教授1968年在台湾国立大学获电子工程学士学位，1970年和1973年在伯克利大学获得电子工程与计算机科学硕士和博士学位。现为美国工程院院士。2000年凭借FinFET获得美国国防部高级研究项目局最杰出技术成就奖(DARPAMostOutstandingTechnicalAccomplishmentAward)。他研究的BSIM模型已成为晶体管模型的唯一国际标准，培养了100多名学生，许多学生已经成为这个领域的大牛，曾获Berkeley的最高教学奖;于2001~2004年担任台积电的CTO。

胡正明(ChenmingHu)教授

FinFET的工作原理

FinFET闸长已可小于25nm，未来预期可以进一步缩小至9nm，约是人类头发宽度的1万分之1。由于在这种导体技术上的突破，未来芯片设计人员可望能够将超级计算机设计成只有指甲般大小。FinFET源自于传统标准的晶体管—场效晶体管(Field-EffectTransistor;FET)的一项创新设计。在传统晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的架构。在FinFET的架构中，闸门成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的闸长。

发展状态

在2011年初，英特尔公司推出了商业化的FinFET，使用在其22nm节点的工艺上。从IntelCorei7-3770之后的22nm的处理器均使用了FinFET技术。由于FinFET具有功耗低，面积小的优点，台湾积体电路制造股份有限公司(TSMC)等主要半导体代工已经开始计划推出自己的FinFET晶体管，为未来的移动处理器等提供更快，更省电的处理器。从2012年起，FinFET已经开始向20纳米节点和14nm节点推进。

在所有的实际应用中，体硅和SOI晶圆具有类似的性能和成本;但是，由于体硅FinFET器件具有更大的工艺差异性而使得制造变得更具挑战性。体硅晶圆加工的高差异性使其最终产品的性能变得不可预测。我们发现，两种工艺方案具有类似的直流DC和交流AC特性。与SOIFinFET相比，PN结隔离FinFET器件性能将会受到寄生电容增大5%～6%得影响。

采用PN结隔离的体硅FinFET器件的工艺流程

与此相反，对工艺差异性的比较表明，SOIFinFET器件可能具有更好的匹配特性。在SOI工艺中，“鳍”的高度和宽度可能更加容易控制，而体硅工艺则在制造和工艺控制方面面临着更为严峻的挑战。

SOIFinFET器件和PN结隔离体硅FinFET器件的差异性比较

SOIFinFET、体硅FinFET和平面晶体管的性能比较

在22nm技术节点阶段，对提高器件密度的期望使得FinFET器件开始具有比平面技术更为实在的优势。

首先，接触栅极的节距必须按比例缩小到小于约束栅constraininggate的长度，也就是要小于所有高性能晶体管的沟道长度。FinFET器件本身所具有的短沟道性能优势将可以进行上述的按比例缩小，而不会产生在平面晶体管中由于需要进行大面积沟道掺杂所引起的有害效应。

同时，对SRAM位单元的期望已开始规定对每个独立晶体管在差异性上的要求。未掺杂的体硅FinFET器件，正如大多数重点研究所关注的，是需要消除注入掺杂浓度的随机波动(RDF)对器件差异性的影响，对于低工作电压的高性能SRAM位单元来说，去除这种RDF可能是必需的。

SOIFinFET和PN结隔离体硅FinFET器件的成本对比

SOI和体硅FinFET器件的总成本之差（相对于总的晶圆制作成本）

SOIFinFET由于增加了基片的成本，使其总的器件成本有所增加。但在大批量生产中，这种基片成本的增量将在很大程度上能抵消由于体硅器件复杂工艺造成的成本增量。

台积电、三星、高通、苹果、intel、AMD等工艺竞争激烈

代工业的成长不可能一蹴而成，其中台积电的老大地位不可动摇。尤其是2009年张忠谋第二次执掌公司以来，采用令人胆寒的积极投资扩张策略，在2010年～2013年期间总投资达300多亿美元，使得先进制程技术不断推进，再次稳固了代工龙头地位，并取得十分喜人的结果。

2013年台积电总产能约月产130万片(8英寸计)，其中28nm产能为月产13万片(12英寸计)，全球市占率按销售额计达80%。而且它的28nm爬坡速度非常快，2011年第四季度它的28nm刚刚启步，季销售额才1.5亿美元，至2012年年底已经占年销售额170亿美元的24%，达40.8亿美元，2013年年底占近200亿美元销售额的37%，达到65亿美元。

以每月6万片晶圆的产能来计算，台积电20nm制程晶圆的平均价格估计在2014年第四季度达到每片6000美元，与28nm晶圆平均价格(约4500美元～5000美元)相较有很大的提升。而估计其16nm/14nm的FinFET晶圆的生产成本约为每片4000美元，加上毛利率约45%，销售价格则为每片7270美元。如果台积电对于20nm制程的预测准确，从整体上看它的20nm制程的市占率，将会在2014年第四季度时达到全球的95%。

由此可以看出台积电代工老大地位不可动摇的原因：

一是成品率高达90%，对手们可能约70%;

二是拥有向客户提供支持的约6300项IP专利，业界戏称如有个“图书馆”一样;

三是产能迅速到位，如28nm的产能达月产13万片，是格罗方德的3倍。

在16nm/14nm区段 目前产能仅5万片

与28nm代工产业不同，未来全球16nm/14nm及以下的代工格局前景难料。因为目前全球半导体业的现状是这样的：从技术上每两年前进一个工艺节点，理论值是2013年14nm及2015年10nm，可实际上英特尔的14nm量产推迟到了2014年第四季度，相比正常情况延长了两个季度。台积电更是灵巧，声言2014年是20nm量产及2015年才是16nm量产的时间点。三星电子推出先进代工制程14nmFinFET的应用处理器(AP)试制品，将先提供给高通、苹果、超微(AMD)等主要客户，但是目前它们的产能不足，三星才月产1万～1.5万片，格罗方德才3.5万片。两者加总才月产5万片。

更关键的是，目前10nm工艺制程都是处于研发阶段，包括英特尔、台积电及三星在内，离真正量产尚有距离，其中的变数还很多。最乐观的预测，10nm制程也要到2016年才能量产。另外，10nm制程之后，究竟如何往下走，尚不十分清楚，其中包括EUV何时准备好难以预言，10nm时193nm光刻工艺的成本与栅极材料的替代品的工艺等尚未完全就位。

按Gartner的观点，从近期来看，在1～2年内FinFET的量产，全球代工的产能需求不会超过月产5万片。而到2018年前也不会有大于月产25万片的市场需求。而这样的市场需求有两家大的代工厂已经足够，所以现在众多的一线代工厂纷纷进入FinFET工艺，未来一定会发现有人失声。

按PacificCrestSecurities的分析师的观点，从投资规模计，16nm/14nmFinFET技术投资1万片产能要12.7亿美元的投资，再增加2万片需25亿美元的投资。

还有一个不能言透的问题，技术方面谁能真正过关，即成品率能同步吗?据目前的态势，无论台积电的20nm量产还是英特尔的14nm量产，都出现了推迟的现象，都有成品率的问题存在其中。所以，未来究竟谁的技术真正过关还需观察。