|
2017年09月20日
中关村在线 “老虎不说话，当我们是病猫！” 这是英特尔公司全球副总裁、兼中国区总裁杨旭在英特尔精尖制造日媒体群访环节中的一句话，调侃中不难看出十足的底气和霸气。  英特尔公司全球副总裁、兼中国区总裁杨旭 众所周知，英特尔是全球半导体行业的领军者。然而近些年来，英特尔着力于企业转型，在大数据、物联网、无人驾驶、5G、人工智能等领域颇有建树，却很少再谈及尖端制造、制程工艺、摩尔定律等自身最擅长的领域。再加上近两代酷睿处理器架构更新进度放缓、性能提升幅度不足等影响，使得用户对英特尔在制程方面是否还处于行业领先地位产生了怀疑。 2017年9月19日，英特尔精尖制造日活动在北京拉开帷幕。英特尔公司执行副总裁兼制造、运营与销售集团总裁Stacy Smith；英特尔高级院士、技术与制造事业部制程架构与集成总监Mark Bohr；以及英特尔公司技术与制造事业部副总裁、英特尔晶圆代工业务联席总经理Zane Ball三位英特尔尖端制造方面最有发言权的权威专家出席了本次活动，并做了干活十足的主题演讲分享。 从大众最关心的摩尔定律是否失效问题；到英特尔14nm、10nm工艺对比友商工艺的先进性；再到前沿技术项目的研究，以及英特尔接下来的代工战略，全方位展示了英特尔在尖端制造方面深厚的技术积累，以及未来的发展潜力。 那么在本次活动过程中究竟有哪些亮点呢？我们不妨一起来梳理一下。 ·摩尔定律是否失效？ 本次精尖制造日上午的主题演讲中，三位英特尔发言人都提及了摩尔定律是否失效的问题。简而言之，摩尔定律在英特尔看来并未失效，而且将在未来依然持续前行。 近年来，不断有声音表明摩尔定律不再重要了，并认为它纯粹是一个技术问题，或者只是几家巨头间的竞赛。还有人说，除了某几个特定领域，遵循摩尔定律已让成本太过高昂。更有人说，摩尔定律已死。  不过在Stacy Smith（英特尔公司执行副总裁兼制造、运营与销售集团总裁）眼中，摩尔定律依然至关重要。 首先，摩尔定律使计算得以普及，而它并非是纯粹的技术问题，其实是一个非常强大的经济学定律。按照特定节奏推动半导体制造能力的进步，就可以降低任何依赖于计算的商业模式的成本，这是摩尔定律的关键所在。比如用一平方公里的土地养活所有地球人；再比如只需一加仑汽油，即可让汽车行驶相当于地球和太阳之间的距离。这都可以用摩尔定律的含义所诠释。 以英特尔为例，虽然14nm开始战线被拉长，但从14nm到14nm+再到14nm++，以及未来10nm制程节点上的10nm+和10nm++，都在缩减芯片体积的情况下做到了晶体管密度的提升，并且实现了成本的节约。 正如Mark Bohr博士所言，英特尔的Tick-Tock战略虽然在产品端逐渐失效，但是在底层技术层面，英特尔依然坚守这一战略，而它，正是摩尔定律最好的体现。 ·10nm晶圆全球首次亮相 在8月份第八代酷睿处理器发布的同时，英特尔也正式公布了10nm制程工艺节点的进展。并相继披露了Cannon Lake、Coffee Lake以及Ice Lake三代10nm制程工艺处理器的信息，这在以往是前所未有的举措。 2017年9月19日，英特尔在精尖制造日活动上首次带来了10nm晶圆的“真身”，这也是英特尔10nm晶圆的全球首次亮相。同时，英特尔也公布今年年底将正式投产基于10nm制程技术的处理器。  此外，英特尔以往在技术型会议活动中很少会拿友商做对比，但这一次，英特尔针对自身14nm/10nm制程工艺的技术细节，与包括台积电、三星在内的同级别制程工艺做了详细对比。 以10nm为例，英特尔10nm FinFET拥有世界上最密集的晶体管和最小的栅极间距，实现了业内最高密度的晶体管集成。英特尔的10nm制程技术能够达到每平方毫米超过1亿枚晶体管的集成，而三星为5160万，台积电为仅为4800万，差距非常明显。  10nm晶圆首次亮相 ·重塑晶体管密度指标 看到这里，有朋友必然会产生疑问。同为10nm，晶体管集成密度为何相差如此之大？ 近些年来，也许是因为制程进一步微缩变得越来越困难，一些公司背离了摩尔定律的法则。即使晶体管密度增加很少，或者根本没有增加，但他们仍继续为制程工艺节点命新名，结果导致这些新的节点名称根本无法体现位于摩尔定律曲线的正确位置。 因此从行业角度来看，标准化的晶体管密度指标就显得尤为重要。 过去，栅极距（栅极宽度再加上晶体管栅极之间的间距）乘以最小金属距（互连线宽度加上线间距）的计算方式一度成为标准化指标，但是这样的计算脱离了逻辑单元的设计，而逻辑单元设计才会影响真正的晶体管密度。 本次精尖制造日的主题演讲环节中，Mark Bohr博士重新启用曾经流行但一度“失宠”的一个计算公式，它基于标准逻辑单元的晶体管密度，并包含决定典型设计的多个权重因素。尽管任何设计库中都有很多标准单元的选择，但是我们可以拿出一个普及的、非常简单的单元——2输入NAND单元（4个晶体管），以及一个比较复杂、但也非常常见的单元：扫描触发器（SFF）。这能够推导出之前被接受的晶体管密度测量公式：
通过采用这个计算公式，行业可以理清制程节点命名的混乱状况，从而专心致志推动摩尔定律向前发展。  逻辑晶体管密度公式 ·开放代工、22FFL技术致力移动与物联网设备发展 此前，英特尔开放代工就已甚嚣尘上。 本次精尖制造日，英特尔正式公布了开放代工战略。并将最强的22nm FL、14nm FET、10nmFinFET，以及面向移动领域、物联网领域的22FFL技术向中国开放。 相对于台积电、三星来说，英特尔14nm/10nm制程技术的各项指标均超越另外两家同级别制程工艺。在鳍片间距、栅极间距、最小金属间距、逻辑单元面积等几个主要参数中，英特尔的14nm制程工艺与三星目前的10nm相当。  英特尔全球性的晶圆厂、封装/测试工厂分布 除了技术优势之外，英特尔在产业链上也有“先天”优势。 在全球范围内，过去15年里硅半导体技术企业越来越稀缺，拥有领先逻辑晶圆厂的公司数量已经越来越少，目前只剩4家，且仅有2家有一体化的器件生产能力。而英特尔全球性的晶圆厂、封装/测试工厂分布，展现了英特尔坚实的全球制造实力。 根据专业调研机构数据显示，2010年-2016年期间，高端晶圆代工市场复合增长速度为14%，2016年市场规模达到230亿美元，同时市场规模还将不断增长。面对这样的机遇，英特尔开放代工就是水到渠成的事情了。 ·发布64层3D NAND固态硬盘 虽然本次活动是一次尖端技术的盛宴，但英特尔也在活动期间发布了一款64层3D NAND固态硬盘，专为数据中心提供可靠、稳定、快速的数据存储环境。  面向数据中心的64层3D NAND固态硬盘 时下，我们正处于一个数据洪流爆发的时代。IoT的兴起使得数据生产从人为主导变成物为主导。过去，人上网产生的数据量每天最多几个GB，而如今，物上网产生的数据量，每天都在以几何倍数增长。到2020年，每天的数据量将达到44ZB！  数据洪流推动IC创新 英特尔CEO科再奇曾说，“数据是未来的石油”。其实仔细看看我们的身边，以数据创造价值的时代业已来临。而大量数据的产生，对于计算力、对于存储力、对于通信技术都有了更为严苛的要求。 ·着眼前沿领域研究，为未来奠定基石 除了固有技术领域的呈现，英特尔也在本次精尖制造日活动中，十分罕见的展现了对于前沿领域的研究和拓展。 在制程方面，英特尔投产中的技术包括45nm、32nm、22nm以及14nm。开发中的技术包括10nm以及7nm。而前沿研究领域已经触及到了5nm和3nm。 此外，在5nm以及3nm制程工艺节点的研究方面， 英特尔也开始了相关前沿技术的探索。包括能够实现低漏电、更高净电流的纳米线晶体管技术；全新的III-V材料晶体管技术；3D堆叠技术；密集内存、密集互联技术；EUV（极紫外光刻Extreme Ultraviolet Lithography）图案成形技术；神经元计算以及自旋电子学等等。 这些前沿技术领域的探索，在推进更低制程工艺落地的进程上是不可或缺的过程。  英特尔的前沿研究项目 ·结语 近年来，英特尔在PC处理器性能上的“驻足不前”，给大众留下了“挤牙膏”的印象。然而如果深究底层技术的话就会发现，英特尔在技术储备和积累方面，依然走在业界前沿。 许久不谈尖端制造的英特尔，给我们带来了一场技术盛宴。制程工艺的差异、晶体管密度指标的标准化、开放代工的技术优势等等，完整的呈现在了我们面前。 此外，在对前沿技术的探索上，英特尔也依然矢志不渝…… 在 9 月 19 日于北京举行的英特尔精尖制造日上，英特尔在其展示区域和主题演讲上展示了五款晶圆。 本文引用地址：http://www.eepw.com.cn/article/201709/364543.htm这是英特尔首次公开展示这五款晶圆，彰显了我们在制造领域取得的巨大进步。 五款全球首次展出晶圆 英特尔 10 纳米Cannonlake 英特尔 10 纳米 Arm 测试芯片 英特尔 22FFL 14 纳米展讯 SC9861G-IA 14 纳米展讯 SC9853 英特尔 Cannonlake 10 纳米 英特尔 10 纳米制程工艺: ? 不仅拥有全球最密集的晶体管和金属间距，还采用了超微缩特性，这两大优势保证了密度的领先性 ? 比竞争友商的“10 纳米”技术领先了整整一代 ? 计划于 2017 年下半年开始生产 ? 超微缩可释放出多模式方案的全部价值，使得英特尔得以继续摩尔定律的经济效益
 英特尔 10 纳米Cannonlake 英特尔与Arm在10nm的合作 取得了长足的进步： 1. 英特尔 10nm CPU测试芯片流片具有先进的Arm CPU核， 使用行业标准的设计实现, 电子设计自动化 (EDA) Place and Route工具和流程 ,性能高达3GHz以上 2. ARM同时正在开发高性能存储器、逻辑单元和CPU POP套件，以进一步扩展下一代ARM CPU在英特尔10nm技术上的性能水平 ARM Cortex A75: Intel 10nm 测试芯片 ? 在12周内从RTL 至首次 Tape Out ? 标准英特尔10nm工艺 ? 最新的软件测试结果 > 3.3GHz ? 250uW/MHz
 英特尔 10 纳米 Arm 测试芯片 英特尔10纳米制程： 通过超微缩技术实现业界最高的逻辑晶体管密度 英特尔10纳米工艺采用第三代 FinFET(鳍式场效应晶体管)技术，相比其他所谓的“10纳米”,英特尔10纳米预计将会领先整整一代。英特尔10 纳米工艺使用的超微缩技术 (hyper scaling)，充分运用了多图案成形设计 (multi-patterning schemes)，并助力英特尔延续摩尔定律的经济效益，从而推出体积更小、成本更低的晶体管。英特尔10纳米制程将用于制造英特尔全系列产品，以满足客户端、服务器以及其它各类市场的需求。 英特尔10纳米制程的最小栅极间距从70纳米缩小至54纳米，且最小金属间距从52纳米缩小至36纳米。尺寸的缩小使得逻辑晶体管密度可达到每平方毫米1.008亿个晶体管，是之前英特尔14纳米制程的2.7倍，大约是业界其他“10纳米”制程的2倍。 相比之前的14纳米制程，英特尔10纳米制程提升高达25%的性能和降低45%的功耗。相比业界其他所谓的“10 纳米”，英特尔10纳米制程也有显着的领先性能。全新增强版的10 纳米制程——10++，则可将性能再提升15%或将功耗再降低30%。 英特尔晶圆代工业务通过两个设计平台——10GP(通用平台)和 10HPM(高性能移动平台)，向客户提供英特尔10纳米制程。这两个平台包括已验证的广泛硅IP组合、ARM 库和 POP 套件，以及全面整合的一站式晶圆代工服务和支持。 英特尔22FFL(FinFET 低功耗)平台 卓越集成能力 一流的 CPU 性能，主频超过 2 GHz 超低功耗，漏电率降低 100 倍 22 纳米+ 制程，每平方毫米 1,780 万个晶体管 全面的 RF 设计支持 快速上市速度 行业最易使用的 FinFET 制程 成熟生产平台，具备业经验证的 22/14 纳米特性 经过芯片验证的移动/物联网 IP 组合 Arm 库和 POP 套件 英特尔架构处理器 IP 套件 交钥匙代工服务与支持 Cost-effective的设计 与业界28纳米的平面(planar)工艺相比在成本上极具竞争力 单模式互联和宽泛的 DFM 规则 无复杂的衬底偏压要求 理想应用 入门级/经济型智能手机 车载 可穿戴设备 英特尔22FFL(FinFET 低功耗)平台 英特尔22纳米FinFET低功耗(22FFL)技术： 面向主流市场的FinFET技术 英特尔自2011年发布代号为Ivy Bridge的处理器以来，一直在量产22纳米FinFET(鳍式场效应晶体管)，而随着2014年代号为Broadwell的处理器发布，第二代14纳米FinFET也开始量产。基于多年22纳米/14纳米的制造经验，英特尔推出了称为22FFL(FinFET低功耗)的全新工艺。该工艺提供结合高性能和超低功耗的晶体管，及简化的互连与设计规则，能够为低功耗及移动产品提供通用的FinFET设计平台。 与先前的22GP(通用)技术相比，全新22FFL技术的漏电量最多可减少100倍。22FFL工艺还可达到与英特尔14纳米晶体管相同的驱动电流，同时实现比业界28纳米/22纳米平面技术更高的面积微缩。 22FFL工艺包含一个完整的射频(RF)套件，并结合多种先进的模拟和射频器件来支持高度集成的产品。借由广泛采用单一图案成形及简化的设计法则，使22FFL成为价格合理、易于使用可面向多种产品的设计平台，与业界的28纳米的平面工艺(Planar)相比在成本上极具竞争力。 22FFL器件： ? 高性能晶体管 ? 低1/F噪声 ? 超低漏电晶体管 ? 深N阱隔离 ? 模拟晶体管 ? 精密电阻 ? 高压I/O晶体管 ? MIM(金属-绝缘体-金属)电容 ? 高压功率晶体管 ? 高阻抗衬底 迄今为止，英特尔已交付超过700万片FinFET晶圆，22FFL工艺充分利用这些生产经验，达到了极高的良品率。 英特尔晶圆代工业务(Intel Custom Foundry)通过平台向客户提供22FFL工艺，该平台包含多种已验证的硅IP组合以及全面集成的一站式晶圆代工服务和支持。 激动人心的22FFL新技术适用于低功耗的物联网和移动产品，它将性能、功耗、密度和易于设计的特性完美结合。 经过展讯验证的 英特尔晶圆代工业务 14 纳米平台 展讯的 SC9861G-IA 和 SC9853I 移动 AP 均使用英特尔的 14 纳米低功耗平台制造而成。 这两款移动 AP 分别于 2017 年 3 月和 8 月推出，同时还使用了英特尔 Airmont CPU 架构 英特尔的 14 纳米平台适用于制造需要高性能和低漏电功耗的产品 第二代 FinFET 技术 行业领先的 PPA，每平方毫米 3,750 万个晶体管 一流的 CPU 性能，主频超过 2.5 GHz 快速上市速度 业经验证的 14 纳米 HVM(大规模量产)技术 经过芯片验证的移动/网络 IP 组合 交钥匙代工服务与支持 两个平台满足您的全部产品需求 通用 (GP) 低功耗 (LP) 理想应用 主流移动 数据中心
经过展讯验证的 英特尔晶圆代工业务 14 纳米平台 英特尔 14 纳米制程： 打造极速、节能产品 英特尔14纳米制程采用第二代 FinFET 技术，提升性能并降低漏电功耗，从而支持一系列广泛的产品。英特尔14纳米制程正处于量产阶段，用于制造包括高性能服务器、FPGA以及低功耗个人计算设备、移动设备、调制解调器和物联网设备在内的各类产品。 14 纳米制程的晶体管鳍片更高、更薄且更加密集，从而提升了密度和性能。这些改进的晶体管需要的鳍片数量更少，进一步提升了制程的总体密度。晶体管栅极间距从90纳米缩小至70纳米，最小互连间距从80纳米缩小至 52 纳米，从而让晶体管密度到达每平方毫米 3,750 万个晶体管的标准。通过采用超微缩技术，英特尔14纳米制程相比之前的 22 纳米制程实现了非常显著的微缩，其中逻辑单元面积微缩为此前的37%，晶片尺寸微缩超过此前的一半。 相比于业界其他的14/16/20纳米制程，英特尔14纳米制程的密度是它们的约1.3倍，这极大降低了单个晶体管成本(CPT)。业界的“10 纳米”制程预计于2017年的某个时段出货，而其晶体管密度仅与2014年便已开始出货的英特尔14纳米制程相当。 14 纳米制程超微缩的一个关键因素是引入自校准双图案成形 (SADP)，相比业界的曝光-蚀刻-曝光-蚀刻 (LELE) 方法，它在晶体管密度和良品率上更有优势。 英特尔不断改进14纳米制程的性能和功效。14 纳米制程的持续优化使其性能比最初的14 纳米制程可以提升多达 26%，也可以在相同性能下降低50%以上的有效功耗。英特尔14+制程的性能比最初的14纳米制程提升了12%，而英特尔14++制程在此基础上又将性能提升了24%，超过业界最佳的其他14/16纳米制程20%。 英特尔14纳米制程还包含一整套可支持并增强各种产品设计的器件。这些器件包括高阻衬底、高 Q 电感器、高密度 DeCaps、深N阱(Deep Nwell)、精密电阻器、低漏电功耗及长 L 晶体管，以及射频晶体管模板和建模。 英特尔14纳米制程正在美国俄勒冈州、亚利桑那州和爱尔兰的工厂进行量产，迄今已出货 4.734 亿件。英特尔代工业务通过两个设计平台——14GP(通用)和 14LP(低功耗)，向客户提供英特尔14纳米制程。这两个平台包括广泛的硅验证IP组合以及全面集成的交钥匙代工服务和支持。 |
|
|
