追溯芯片封装历史,将单个单元从整个晶圆中切割下来再进行后续封装测试的方式一直以来都是半导体芯片制造的“规定范式”。然而,随着芯片制造成本的飞速提升以及消费市场对于芯片性能的不断追求,人们开始意识到革新先进封装技术的必要性。 对于传统封装方式的改革创新,促成了晶圆级封装技术(Wafer Level Package,WLP)的“应运而生”。 ①缩短设计和生产周期,降低整体项目成本; ②在晶圆级实现高密度 I/O 互联,缩小线距; ③优化电、热特性,尤其适用于射频/微波、高速信号传输、超低功耗等应用; ④封装尺寸更小、用料更少,与轻薄、短小、价优的智能手机、可穿戴类产品达到完美契合; ⑤实现多功能整合,如系统级封装(System in Package,SiP)、集成无源件(Integrated Passive Devices,IPD)等。 需要强调的一点是,与打线型封装技术不同,用晶圆级封装技术来实现腔内信号布线(Internal Signal Routing),有多个选项:晶圆级凸块(Wafer Bumping)技术、再分布层(Re-Distribution Layer)技术、硅介层(Silicon Interposer)技术、硅穿孔(Through Silicon Via)技术等。 ①晶圆级凸块(Wafer Bumping)技术; ②扇入型(Fan-In)晶圆级封装技术; ③扇出型(Fan-Out)晶圆级封装技术; ④2.5D 晶圆级封装技术(包含IPD); ⑤3D 晶圆级封装技术(包含IPD)。 |
|