Physical Verification 介绍——DRC

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第六个系列【Physical Verification】的第六篇文章，本篇文章主要介绍DRC相关内容：

01

—

什么是DRC？

• DRC = Design Rules Check (设计规则检查)

• 在进行tape-out之前，必须进行DRC的检查，并且不能有任何DRC Error，除非得到了foundary的准确waived。

• DRC的rule一般是Hard Rule，必须clean，如果有需要waived的DRC项必须仔细检查产生DRC的原因，并且与foundary沟通是否能够waived。

• DRC是保证芯片良率的一个重要保证。

• DRC的检查越早越好，越早发现，修改的成本和代价越低，尤其是base layer的DRC检查一定要尽早进行。
  

02

—

DRC Geometrical Terminology

• Width(W)： 几何图形内部边与边之间的距离。

• Space(S)：几何图形外部边与边之间的距离。

  
  

• NOTCH：U形或者O形的空余出来的中间的距离。

  

• Center to Center Space (CS)：两个方形的中心点的距离。

  
  

• Corner Space: 一个corner到另一个图形的最短距离。

  

• Corner Projected Space：一个corner到另一个corner所在边的投影距离。

  
  

• Space of Short/Long Side

  
  

• Projection Space between A and B

  
  

• Overlap (O)：两个图形重叠部分。

  

• Enclosure (EN)：内部图形到外部图形边的距离。

  

• Extension (EX)：外部图形相比于内部图形向外扩展距离。

  

• AREA (A)

  
  

• 3-Neighboring

  

• Chip Corner Triangle Empty Area: searling added by foundary, these regions must be reserved and no layout is allowed inside.

  

  
  

• Interact

  

• Not Interact

  

• Inside

  
  

• Not Inside

  
  

• Outside

  
  

• Not Outside

  
  

• AND

  
  

• OR

  
  

• ABUT

  

• CUT

  

  
  

• Not CUT

  
  

• Parallel Run Length (PRL)：两个图形间的投影距离。

  

  

  

• Vertex/Corner：顶点

  

• Concave Corner：外直角点

  
  

• Convex Corner：内直角点

  
  

• One Track

  
  

• Channel Width

  

• Channel Length

  

• LAST GATE & LAST TrGATE

  
  

• HOLES Mn INNER EMPTY

  
  

• Chip Boundary

  
  

• Fin Boundary (used for FinFET Device)

03

—

Voltage Recognition

• 如果一条net上有多个voltage text和voltage marker，“voltage high”会被识别为voltage text layer的最大值。如果net上只有一个'voltage marker'，“voltage high”会被识别为该值。

• 如果IP有多个电压，建议在net上识别为最高电压(highest voltage text or marker layer)。

• 如果net上没有任何voltage high text/marker layer，同时连接到PW strap，则voltage high会被识别为0V。

• 如果net没有任何识别信息，DRC将会检查这条net是否连接MOS/HV Diode器件，如果没有连接，则voltage high会被识别为0V；如果有连接MOS/HV Diode。voltage high将会根据“ USE_SD_VOLTAGE_ON_CORE_TO_IO_NET ”和“ USE_IO_VOLTAGE_ON_CORE_TO_IO_NET ” 来识别。

• 如果net上存在多个“Voltage Low” text layer，'Voltage Low'会识别为Text最小值。

• 如果net上没有“Voltage Low” text layer信息，则“voltage low”会被识别为0V。

• net必须含有voltage text信息的情况：a) net上有特殊需求的情况；b) net的voltage不在RTL_complied范围。

• 如果net上没有任何voltage text layer或者voltage marker layer信息，则DRC不能准确识别电压信息。

  

04

—

DRC Switch

D: depends on design

Y：needed

05

—

Calibre DRC Flow

calibre -drc -hier 64 -tuobo 16 -nowait ../scr/drc_setup.tcl | tee ../log/design.drc.log####drc_setup.tclLAYOUT PATH '../dataout/gds/design.mergecell.gds.gz'LAYOUT PRIMARY designLAYOUT SYSTEM GDSIIDRC RESULTS DATABASE '../dbs/design.drc.db' ASCIIDRC REPORT MAXIMUM 1000 //1000 or ALLDRC MAXIMUM VERTEX ALLDRC CCELL NAME YES CELL SPACE XFORMDRC SUMMARY REPORT '../rpts/design.drc.summary' REPLACE HIERDRC ICSTATION YESINCLUDE '../rules/calibre.drc'

06

—

参考文献

Calibre User Guidefoundary design rules file