Power 介绍——Leakage Power

本公众号【读芯树：duxinshu_PD】主要介绍数字集成电路物理设计相关知识，才疏学浅，如有错误，欢迎指正交流学习。

这是集成电路物理设计的第四个系列【Power】的第二篇文章，本篇文章主要介绍Leakage Power相关内容：

01

—

什么是Leakage Power?

• Leakage Power (静态功耗/泄漏功耗)：电路处于不翻转状态时所产生的泄漏功耗。

• Leakage current主要包括四部分：

  Subthreshold Leakage (亚阈值导通电流)：当栅极电压低于晶体管的阈值电压时，导通沟道不能完全关闭，有少量的drain-source电流产生。

  Gate-oxide Tunnneling Current (栅氧化层隧穿电流): 栅极积累的电荷可以隧穿栅氧化层进入衬底。

  Reverse Biased Junction Leakage Current (pn结反偏电流)：扩散层和衬底层的PN结反偏产生的漏电流。

  Gate-induced Drain Leakage (GIDL/栅极感应漏电流)：当栅极和漏极区域有overlap发生时，会产生漏电流。

02

—

如何计算Leakage Power?

• Ileakage = Ijun + IGIDL + Isub+Igate

• Pleakage = VDD * Ileakage 

03

—

EDA工具如何获取Leakage Power?

• EDA工具计算的Leakage Power从.lib文件中读取。

• 在90nm工艺之前，leakage power在library中描述为一个常数值。

• 在90nm工艺之后，leakage power不再为一个常数值，而是模拟成与输入状态相关的函数。
  

04

—

如何优化Leakage Power?

• Leakage Power: 和电源电压VDD, MOS管阈值电压Vth, MOS管宽长比, 输入pin的状态有关系。

• 堆叠结构(stack forccing): 两个或多个串联的晶体管可以显著降低亚阈值漏电。

• 电源门控(Power Gating): 关闭电源可以完全消除休眠状态下的漏电。

• 多阈值电压 (Multi_Vth): 不同的阈值电压有不同的漏电大小和开启速度。

  
  

• 多沟道长度器件：增加晶体管沟道长度可以抑制短沟道效应降低漏电流。
  

• 可变阈值电压：体效应可以调节阈值电压大小（Vsb）。

                      

• 工艺改良：SOI 工艺和FinFET工艺都可以降低亚阈值电流。

              

• 输入向量控制：在电路休眠状态时，改变输入向量使漏电流最小。

• EDA setting：如Innovus> setOptMode -leakageToDynamic 0.5

                        

05

—

参考文献

1，Innovus user guide