共 73 篇文章
显示摘要每页显示  条
Vol.5 数字IC和VLSI芯片设计基础【报告说】本期【报告说】是“数字IC和VLSI芯片设计”主题的经典课件,属性偏基础,适合了解或初学人群。主要重点也包含MOS晶体管的相关特性和工作原理、基本反相器电路设计、组合逻辑电路及时序逻辑电路的结构与工作原理等。以下是报告的部分概览:... ...
触发器有很多类型,比如J-K触发器、T触发器、D触发。前面我们也说了,锁存器的应用之一就是构成触发器,这里我们只聊最简单的触发器——D触发器,D触发器的结构和电路符号图如下所示:D触发器可以由两个D锁存器构成,驱动时钟的相位相反(也就是),前面的D锁存器称为主锁存器,后面的D锁存器称为从锁存器,因此D触发器也可以称为主从触发器(P...
在现在工艺中,我们主要使用的是成为CMOS(互补型半导体,Complementary MOS)的工艺,这种工艺主要就是把PMOS和NMOS这两类晶体管构成一个单元,称为CMOS单元或者反相器单元,其结构把PMOS和NMOS同时集成在一个晶元上然后栅极相连,漏极相连,下面是它的结构图(关于电路符号和功能将在后面讲):功耗是单位时间内消耗的能量,在数字系统中的功...
PCM SPC控制--VT shift的分析方法!对于普通工艺,VT shift的时候,一个需要考虑的情况就是栅氧厚度,查一下工艺的时候栅氧厚度是否在正常水平,以判断是否对VT有影响,有的时候,不同之间栅氧厚度有个小台阶差,也可能会时而出现VT波动,这个就需要对栅氧化工艺机台进行相关性分析,来判断机台之间的差异;Si/SiO2界面电荷浓度:一般对应于VT...
CMOS的关键参数VT!3. 衬底浓度:衬底越浓,越难于反型,VT越高;4. 衬底电压:衬底偏值效应,衬底电压越大,VT越高;6. 栅氧中电荷:栅氧中电荷会影响到VT,正负值对VT也有相应的影响;Si/SiO2界面电荷浓度:一般对应于VT注入,与衬底同质注入VT增大,与衬底异质注入,VT降低;对于衬底浓度有上面的关系,而一般阱注入会应为工艺不同而不同,...
高阶讲解:什么是SOI wafer?所以绝缘衬底上硅(Silicon-On-Insulator,简称SOI)技术以其独特的材料结构有效地克服了体硅材料不足,以前最早是在well底部做一个oxide隔离层,业界称之为BOX (Buried OXide),隔离了well的bulk的漏电,但是这种PN结依然在well里面,所以PN结电容和结漏电还是无法解决,这种结构我们称之为部分耗尽型SOI (PD-SOI)。P...
Deep nwell的作用DNW层即deepn-well,多应用于RF0.13-65nm工艺中,而在0.25以上不常使用,DNW的一个关键用处就是为器件提供独立的SUB,由于电路频率较高时会对SUB产生干扰,所以必须将高频电路隔离,或者把敏感电路包在DNW中。对于PSUB工艺来说如果没有DNW层就仅能制作PNP管(P /NWELL/PSUB),如果有DNW则即能实现PNP又能实现NPN(N /PWELL/DNW...
目的是用DNW来隔离DNW里面的PW和p-衬底,使衬底藕合噪声更小。一般在对噪声比较敏感的芯片(比如RF芯片)上会用到。对于一个对衬底r!噪声很敏感的电路,那么其周围可能产生噪声的部分自然都需要隔离起来最好。NWELL是可以隔离,那么下面再有一个DNW也没啥不好的。而且,如果PMOS放到DNW外面,设计规则上还有很多麻烦,因为DNW是需要用NW环绕的。
1.2 Litho, etch Nit and Ox, PR removal, Si etch, liner-Ox;1.3 HDP fill, RTA, CMP, Nit and Ox removal, Sac-OX.2.1 Litho(P-well), P-well implant, PR removal;3.1 pre-ox clean, Gate-ox-1;3.5 Mask(poly), HM etch, PR removal, Poly etch;5.1 Litho(nLDD), implants(nLDD);5.2 Litho (pLDD), implants(pLDD),spike.
【精华】典型CMOS工艺流程。
帮助 | 留言交流 | 联系我们 | 服务条款 | 下载网文摘手 | 下载手机客户端
北京六智信息技术股份有限公司 Copyright© 2005-2024 360doc.com , All Rights Reserved
京ICP证090625号 京ICP备05038915号 京网文[2016]6433-853号 京公网安备11010502030377号
返回
顶部