数字电路试题

数字电路试题
课程代码：02344

本试卷分A、B卷，使用1999年版本教材的考生请做A卷，使用2006年版本教材的考生请做B卷；若A、B两卷都做的，以B卷记分。

A卷

一、填空题(本大题共10小题，每空1分，共10分)
请在每小题的空格中填上正确答案。错填、不填均无分。

 

1．两输入与非门输入为01时，输出为__________。

2．逻辑变量和逻辑函数只有__________两种取值，而且它们只是表示两种不同的逻辑状态。

3．函数Y=AB+A 的最小项表达式为__________。

4．使用OC门时，输出端应接上__________和电源才能正常的工作。

5．组合逻辑电路是指任何时刻电路的输出仅由当时的__________决定。

6．8线—3线优先编码器74LS148的优先编码顺序是，输出。输入输出均为低电平有效。当输入为11010101时，输出为__________。

7．D触发器，当D与__________相连时，转化为T′触发器。

8．某计数器的输出波形如图1所示，该计数器是__________进制计数器。

9．设计一个8421BCD码加法计数器，至少需要__________个触发器。

10．双积分型A/D转换器相对逐次比较型A/D转换器的转换速度要__________。

二、单项选择题(本大题共15小题，每小题2分，共30分)
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。

11．已知二进制数01001010，其对应的十进制数为（　　）
A.48
B.74
C.106
D.92

12．下列几种说法中与BCD码的性质不符的是（　　）
A.一组四位二进制数组成的码只能表示一位十进制数
B.BCD码是一种人为选定的0～9十个数字的代码
C.BCD码是一组四位二进制数，能表示十六以内的任何一个十进制数
D.BCD码有多种

 

19．组合逻辑电路的竞争冒险是由于______引起的。（　　）
A.电路不是最简
B.电路有多个输出
C.电路中存在延迟
D.电路中使用不同的门电路

20．在同步工作条件下，JK触发器的现态Qn=0，要求Qn+1=0，则应使（　　）
A.J=×，K=0
B.J=0，K=×
C.J=1，K=×
D.J=K=1

21．一个4位移位寄存器，现态为0000，如果串行输入始终为1，则经过4个移位脉冲后，寄存器的内容为（　　）
A.0001
B.0111
C.1110
D.1111

22．滞后性是______的基本特性。（　　）
A.多谐振荡器
B.施密特触发器
C.T触发器
D.单稳态触发器

23．一个ROM共有10根地址线，8根位线（数据输出线），则其存储容量为（　　）
A.10×8
B.102×8
C.10×82
D.210×8

24．某8位D/A转换器，当输入全为1时，输出电压为5.10V，当输入D=（10000010）2时，输出电压为（　　）
A.5.10V
B.2.58V
C.2.60V
D.2.62V

25．关于半导体存储器的描述，下列哪种说法是错误的?（　　）
A.RAM读写方便，但一旦掉电，所存储的内容就会全部丢失
B.ROM掉电以后数据不会丢失
C.RAM可分为静态RAM和动态RAM
D.动态RAM不必定时刷新

三、分析题（本大题共7小题，每小题6分，共42分）

26．用图形法将下列逻辑函数化成最简“与或”式。（∑d为约束项之和）
F(A，B，C，D)=∑m(5，7，9，13)+∑d(0，3，4，8，11，12，15)。

27．分析图5所示由分立元件构成的数字电路。写出F1、F2、F3和F与输入之间的逻辑表达式。

28．写出如图6所示组合逻辑电路的“与或”逻辑表达式，列出真值表。

29．根据图7所示4选1数据选择器实现的组合电路，写出输出L逻辑表达式并化成最简“与或”表达式。

30．电路如图8所示, 请画出在输入信号作用下, 对应的输出Q的波形。（设触发器初态为0）

31．由四位二进制计数器74161及门电路组成的时序电路如图9所示，其中74161的功能表如表1所示。画出状态转换图，指出该电路的功能。

 

表1

32．如图10所示是一个由555定时器构成的防盗报警电路，a、b两端被一细铜丝接通，此铜丝置于盗窃者必经之路，
当盗窃者闯入室内将铜丝碰断后，扬声器即发出报警声。
（1）试问555接成何种电路？
（2）说明本报警电路的工作原理。

四、设计题（本大题共2小题，每小题9分，共18分）

33．设计一多数表决电路。要求A、B、C三人中只要有两人以上（包括两人）同意，则决议就能通过，但A还有决定权，即只要A同意，即使其他人不同意也能通过。
（1）列出真值表并写出逻辑函数；
（2）化简逻辑函数，用与非门实现设计并画出电路图。

34．试用两只JK触发器和最少量的接线设计一个能产生如图11所示波形的时序逻辑电路，要求写出完整的设计过程。