【原】清华大学《Nature》：突破1nm以下！

超大规模晶体管对于下一代电子设备的开发非常有吸引力。尽管已经报道了原子级薄的二硫化钼 (MoS2) 晶体管，但栅极长度低于 1nm 器件的制造一直具有挑战性。

日前，来自清华大学田禾、任天令团队的研究人员使用石墨烯层的边缘作为栅电极展示了具有原子级薄沟道和小于1 nm 物理栅极长度的侧壁 MoS2 晶体管。该方法使用通过化学气相沉积（CVD）生长的大面积石墨烯和 MoS2 薄膜在 2 英寸晶圆上制造侧壁晶体管。这些器件具有高达 1.02×10^5 的开/关比和低至117 mV dec^–1 的亚阈值摆幅值。仿真结果表明，MoS2 侧壁有效沟道长度在 On 状态下接近 0.34 nm，在 Off 状态下接近 4.54 nm。这项工作可以促进摩尔定律，即下一代电子产品晶体管的按比例缩小。这项成果以题为“Vertical MoS2 transistors with sub-1-nm gate lengths”发表在最新一期《Nature》期刊上。

论文链接：

https://www./articles/s41586-021-04338-w

自1960年代第一块集成电路建成以来，硅 (Si) 晶体管按照摩尔定律的指导不断缩小，因此可以在一个芯片上构建更多设备。当栅极长度 (Lg) 缩小到 5 nm 以下时，Si 晶体管现在正在接近缩放极限。近年来，二维材料在下一代电子器件中引发较大关注。其中， MoS2 有望成为替代 Si 作为未来晶体管沟道材料的理想候选者。

图1 0.34nm Lg侧壁晶体管与其他典型结构晶体管的比较

图2. 0.34 nm栅极长度侧壁单层MoS2晶体管器件结构表征

图3. 0.34nm栅极长度侧壁晶体管性能测试

 

无论是全局栅极还是局部栅极，Lg 通常由光刻的分辨率决定。在三种典型的晶体管结构中，很难将 Lg 进一步缩小到 1 nm 以下。本文报道的使用石墨烯层边缘作为栅电极，展示出具有原子级薄沟道和亚 1 nm 物理栅极长度的侧壁 MoS2 晶体管。这项工作对晶体管缩放至其物理极限提供了新见解，并揭示了突破摩尔定律实现1nm以下晶体管的巨大潜力，对下一代电子具有很好的发展前景。