负偏压温度不稳定性（Negative Bias Temperature Instability，NBTI）：
PMOS在栅极负偏压和较高温度工作时，其器件参数如阈值电压、线性饱和电流和漏极电流、跨导和亚阈值斜率等关键电性能参数随时间产生渐变的偏移，叫负偏压温度不稳定性。 - 影响：降低器件性能；电路失效；器件和电路寿命缩短；
NBTI典型实验： 1967 年贝尔实验室的乔治·伯格等人首先提出了在 NBTI 的测试条件下具体的器件特性。但是到现在为止，NBTI 特性的改进依然是最复杂和最具挑战性的，因为器件的阈值电压的稳定性和栅极氧化层的性能都会对它有非常大的影响。而几乎所有的集成电路的制造工艺流程因素都会对其产生影响。相应的还有一个 PBTI（Positive Bias Temperature Instability）效应。但是从 NBTI 和 PBTI 对器件的影响中可以看出，引发器件退化的主要因素是PMOSFET中的 NBTI 效应，而 PMOSFET 中的 PBTI 和 NMOSFET 中的 NBTI 和 PBTI 的影响较小。随着集成电路特征尺寸缩小，栅电场增加，集成电路工作温度升高，氮元素掺入热生长的栅氧化层，NBTI成为集成电路器件可靠性的关键失效机理之一。
图1、NBTI实验中，Vth 随t的退化曲线 NBTI 的产生机制： Si-SiO2 界面态的形成是产生NBTI效应的主要因素，而氢气和水汽是引起NBTI的两种主要物质，它们在界面上发生的电化学反应，形成施主型界面态Nit，引起阈值电压漂移的过程。另外在器件操作过程中产生的氧化物陷阱电荷，也会使阈值电压漂移等。实验表明NBTI发生的条件是在Si-SiO2 界面处必须有空穴的存在。无论是负栅极电压或温度升高都会造成NBTI，其结果是Idsat 下降，gm 下降，Ioff 升高，Vt 升高。
- NBTI模型：反应-扩散模型（reaction-diffusion model）
通常，在晶体管栅极氧化层的形成和钝化阶段，相当多的硅原子会与氧原子结合。然而，也有少量的硅原子会与氢原子结合，形成硅-氢键（Si-H bond），其稳定性较弱。该模型认为，加在栅极的负偏压在Si/SiO2 界面上引起了场强相关的反应，隧穿的空穴打破钝化Si-H键，留下了带正电的界面态（Si+ ），H被释放到栅氧化层中，形成H2 并向多晶硅层扩散，在氧化层形成了氧化层陷阱（见图2）。这些界面态与陷阱导致半导体器件参数的改变。
栅极电压应力→Si-H被打断（界面陷阱）→H原子扩散和反应→形成H2 →H2 扩散到氧化层里（形成氧化层陷阱）。图3、为反应扩散原理与理论的对应关系图。 可以看出，在反应阶段，晶体管阈值电压不断上升；在扩散阶段，晶体管阈值电压有所恢复。缺陷捕获/释放（Trapping/Detrapping, T/D）理论认为，在现代 CMOS 集成电路生产制造的过程中，有大量的界面态存在于晶体管的栅极氧化层中。当 PMOS 晶体管处于负偏压的条件下，Vgs=Vdd，在硅衬底和栅氧化层界面处形成电场。虽然，这些界面缺陷自身没有电荷，但由于电场力的作用，这些缺陷会捕获 Si/SiO2 界面上的正电荷。于是，这些缺陷带上了正电，这种捕获行为增加了氧化层的固定电荷，由此产生了晶体管的阈值电压漂移。当负偏压被撤去之后，电场被去除，界面缺陷所捕获的空穴有一部分会被快速释放出来，脱离了氧化层。这样，氧化层的电荷量减少，使得阈值电压随之减小，电路上表现为延迟退化得到部分恢复。图5、HKMG 器件栅介质横截面，以及引起 NBTI 的缺陷示意图 HKMG 栅介质层是堆叠结构，由基于 SiON 的缓冲层和基于 HfO2的 High-k 层组成，在硅衬底和缓冲层界面处存在着由 H 钝化的 Pb 中心，也就是 Si-H 键。其余在栅绝缘层中的钝化缺陷可以被表达成 X-H。如前所述，X-H 键可能是HKMG 器件中缓冲层和High-k 介质层的 HfSiON 过渡区上的Si-H 键，X 还可能是缓冲层和 High-k层中的氮原子 N、氧原子O和各种氧空位Ov 相关的缺。栅介质中的N可能是在工艺中被有意引入的，也可能是从氮化钛(TiN)金属栅极和氮化硅(SiN)边墙扩散而来。在应力下，Si-H 键和 X-H 键解离，导致了 Si-和 X-缺陷的产生。沟道空穴也被氧化物缓冲层中的原生缺陷所捕捉。另外，在 VS_STR 较高时，缓冲层中的 Si-O 键解离产生 E`中心，即新的氧化层陷阱。界面陷阱的产生和原生及新产生的氧化层陷阱中的空穴捕获都对总体的 NBTI 退化都有贡献。需要说明的是，尽管SiON 器件中没有 Higk-k 介质层，但相关陷阱产生和空穴捕获机制和 HKMG 器件相同。图6、HKMG 器件栅极堆栈结构中的原子排序和相关氧空位的分布；基于密度泛函理论，对应不同电子占据情况的各种氧空位缺陷的能级分布情况 
1）高温影响：活化能与实际的栅氧化层工艺有关，一般在0.1～0.35eV之间。 2）时间影响：不同应力时间区间内呈现不一样的相关性，值在0.15～0.3之间。应力开始阶段是界面态的形成为主导，在后期是电荷陷阱为主要因素。 3）氧化层电场影响：与实际施加的电场相关，一般在1.5～3之间。 图7给出了氧化层电场、温度及时间对NBIT参数退化影响的实验数据： NBTI寿命模型 （1）1/V g模型：TTF=A *exp（-B /V g ）*exp（E a/kT ）（2）V g模型：TTF=A *exp（-B *V g ）*exp（E a/kT ）
表1 测试的可靠性标准 针对NBTI退化机制，下面列举了相关制程对NBTI的影响： （1）氢是硅氢键的主要成键物质并在NBTI中起主要作用，氘是氢的同位素，与硅结合形成Si-D键，结合更强烈，具有更好的抗NBTI能力，在氮氢混合气体退火中采用D2 而不是H2 退火。 （2）栅氧中的水增强了NBTI效应，湿氧中的NBTI效应明显地要大于在干氧中的NBTI效应，通过在器件有源区覆盖SiN薄膜可以抑制水扩散进栅氧。 （3）栅氧化层氮化工艺的优化以平衡NBTI效应和硼穿通现象。 （4）氟对于MOS器件有很多有益效应，已知的有提高热载流子免疫力，氧化层完整性和NBTI效应。 （5）硼会增强NBTI效应，硼在S/D退火时穿进栅氧化层中。 （6）氧化层的损伤会增强NBTI效应。 （7）NBTI的好坏与栅极材料没有关联性。 （8）栅的预清洗动作对NBTI的效应有潜在影响。 （9）NBTI对于硅晶格方位有很强的敏感性。 （10）高温和氧化层电场会加强NBTI效应。 （11）机械应力如去除保护层或者靠近STI处对器件的NBTI敏感性有影响。 （12）后段金属工艺对于NBTI也有很大影响，如水汽，PID等引起的器件退化。 [1] 张汝京. 纳米集成电路制造工艺[M]. 清华大学出版社, 2014.
|
