|
首先要提及Wafer-levelpackaging(WLP，晶圆级封装)的概念。在传统封装概念中，晶圆是先被切割成小的晶粒，之后再进行连接和塑封。而晶圆级封装工序恰好相反，晶圆级封装将晶粒在被切割前封装完成，保护层将会被附着在晶圆的正面或是背面，电路连接在切割前已经完成。
FIWLP：Fan-inWafer-levelpackaging，又称WLCSP（Wafer-levelChipScalePackage），扇入式晶圆级封装，也就是传统的晶圆级封装，切割晶粒在最后进行，适用于低引脚数的集成电路。随着集成电路信号输出的引脚数目的增加，焊锡球的尺寸也就变得越来越严格，PCB对集成电路封装后尺寸以及信号输出接脚位臵的调整需求得不到满足，因此衍生出了扇出型晶圆级封装。扇入晶圆级封装的特征是封装尺寸与晶粒同大小。 FOWLP:Fan-outWafer-levelpackaging，扇出式晶圆级封装，开始就将晶粒切割，再重布在一块新的人工模塑晶圆上。它的优势在于减小了封装的厚度，增大了扇出（更多的I/O接口），获得了更优异的电学性质及更好的耐热表现。 FIWLP与FOWLP用途不同，均为今后的主流封装手段。FIWLP在模拟和混合信号芯片中用途最广，其次是无线互联，CMOS图像传感器也采用FIWLP技术封装。FOWLP将主要用于移动设备的处理器芯片中。根据Yole的预测，2018年以前FOWLP的主要驱动为苹果 智能手机的处理器芯片，2018年以后的FOWLP的主要驱动除了其他安卓手机处理器的增长，主要是高密度FOWLP在其他处理芯片的应用，如AI、机器学、物联网等领域。 PLP：全称Panel-levelpackaging，平板级封装，封装方法与FOWLP类似，只不过将晶粒重组于更大的矩形面板上，而不是圆形的晶圆。更大的面积意味着节约更多的成本，更高的封装效率。而且切割的晶粒为方形，晶圆封装会导致边角面积的浪费，矩形面板恰恰解决了浪费问题。但也对光刻及对准提出了更高的要求。 晶圆级封装的基本思想是在完成芯片制造的同时，在硅片上直接进行封装，将多个芯片单元封装到一个整体封装结构中。这样可以避免传统封装中需要单独封装每个芯片的步骤，从而提高生产效率和降低成本。 晶圆级封装的过程通常包括以下步骤： 1.基片准备：对硅片进行清洗和准备，以确保封装过程的可靠性和一致性。 2.封装结构形成：在硅片上应用一层封装材料，通常是一种聚合物，形成封装结构的基础。 3.电路连接：在硅片上创建金属连线（wire bonding）或其他电路连接结构，用于连接芯片的电路与封装结构。 4.测试和质量验证：进行电性能测试、封装完整性测试等，确保封装的芯片满足质量要求。 5.芯片分离：将封装的芯片从硅片上分离，得到单独的封装芯片。 晶圆级封装的优势包括： 1.高密度封装：晶圆级封装可以实现多芯片封装在一个硅片上，从而实现高密度封装，提高系统集成度和减小封装体积。相比焊线封装，晶圆级封装省去了导线和基板，从而实现了更小的芯片面积和更高的封测效率。每颗芯片也因此获得更优的电热性能和更低的成本优势。（减少体积很重要，比如手机、电脑等对体积要求很小，所以，必须是小芯片 晶圆级封装才能实现。） 2.低成本和高生产效率：晶圆级封装能够在芯片制造的早期阶段进行，减少了后续封装工艺的复杂性和成本。同时，封装操作可以与其他制造步骤同时进行，提高生产效率。 3.优化性能：晶圆级封装可以提供更短的电信号传输路径和更低的电阻/电感，从而提供更好的电气性能和信号传输速度。 $文一科技(sh600520)$ |
|
|
