| 共 36 篇文章 |
|
寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。一般由D触发器组成，有公共输入/输出使能控制端和时钟，一般把使能控制端作为寄存器电路的选择信号，把时钟控制端作为数据输入控制信号。钟控D触发器其实就是D锁存器，边沿D触发器才是真正的D触发器，钟控D触... 阅2639 转71 评0 公众公开 10-06-22 09:57 |
常见软核cpu的简单特性列表 - Soft Processor - FPGA4U - Po...常见软核cpu的简单特性列表。Avalon, Wishbone.源代码不开源， 但不收取版税。WishBone, 80C51.Tensilica license（源代码可用）32位RISC构架。Xilinx license（源代码可用）8位RISC构架。JAM CPU.可定制, AHB, Wishbone.32位/64位 RISC/DSP 构架 这大概是目前能找到的所有可... 阅562 转3 评0 公众公开 09-09-03 19:20 |
电平标准一览 [转]3，电平转换电路： 因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，... 阅2179 转74 评0 公众公开 09-04-04 20:39 |
第二课 基本的芯片和分立器件 2.1 简述 2.2 74系列 2.3 CD4000系列 2.4 光耦与光电管 2.5 三极管 2.6 电容电阻 2.7 固态继电器 2.8 继电器 2.9 变压器和三端稳压器 2.10 开关电源芯片 2.11 封装知识、芯片批号等 2.12 接插件 2.13 器件选购的知识 第三课 数字量的输入输出 第四课 单片机的通讯接口 第五课 单片机系统设计的硬件构思 第六课 单... 阅1468 转134 评0 公众公开 09-04-04 19:56 |
如100K电阻标记为104，8.2Ohm电阻标记为8R2，10Ohm电阻标记为10R或100；Connector有极性的原理图上需标识，如公头DB9标记为DB9M(Male)，母头的标记为DB9F(Famale)3.对于较多连接的芯片引脚尽量采用网络标号连接，芯片引脚长度8个单位，电源类网络标号在靠近芯片的4个单位内标记，信号类网络标号从远离芯片的4个单位内标记。2.元器件封装对应至P... 阅892 转23 评0 公众公开 09-03-21 17:44 |
for example:SAMSUNG MLC---K9G4G08U0M为Normal MLC,K9L8G08U0M(DDP) is composed of two K9G4G08U0Ms,即DDP,有4Plane,1个CE,1个R/B,每个Plane由1024个Block和(2048+64)Byte page registers组成,一个Block有128个Page,每个Page有(2048+64)Byte,所以总容量为4*[1024*128*(2048+64)Byte+(2048+64)Byte]=8Gbit+256Mbit,MLC按page read &write(... 阅2775 转5 评0 公众公开 09-03-02 11:22 |
TAPI二、通信过程描述 ----1初始化线路（通信双方都应该初始化线路） ----通过使用lineInitialize函数初始化TAPI.DLL得到TAPI使用句柄的指针hTapi，请注意参数中回调函数的定义（所有提及函数的用法均可从BC++5.0及VisualC++5.0的帮助中获得）； 阅714 转6 评0 公众公开 08-10-30 22:36 |
NAND型闪存的擦和写均是基于隧道效应，电流穿过浮置栅极与硅基层之间的绝缘层，对浮置栅极进行充电（写数据）或放电（擦除数据）。而NOR型闪存擦除数据仍是基于隧道效应（电流从浮置栅极到硅基层），但在写入数据时则是采用热电子注入方式（电流从浮置栅极到源极）。若VG为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极... 阅3025 转62 评0 公众公开 08-10-24 20:28 |
SDR SDRAM Controller Reference Designfrom.The single data rate (SDR) synchronous dynamic random access memory (SDRAM)controller provides a simplified interface to industry standard SDR SDRAM.The SDR SDRAM Controller is available in either Verilog HDL or VHDL andis optimized for the Altera APEXTM, StratixTM,and Cyclone... 阅415 转0 评0 公众公开 08-10-11 15:50 |
nflashctrl NAND Flash Memory Controllerfrom CAST, Inc.The NFlashCtrl megafunction implements a flexible controller for NAND flash memory.The included verification package features bus models for the AHB master and NAND flash devices to help designers verify the functioning and compliance of the megafunction.Table 1 li... 阅299 转0 评1 公众公开 08-10-11 15:28 |
